왼쪽타이틀이미지

서브비주얼 이미지

서브타이틀

홈 Ι IDEC Library Ι Digital IP
한국 반도체산업의 경쟁력 IDEC에서 설계인력양성의 발판을 마련하겠습니다
Scan Chain 방식의 칩 테스트 모듈
Detail
  • Name : Scan Chain 방식의 칩 테스트 모듈
  • 최초게시일 : 2015.02.09 11:42
  • 최근수정일 : 2016.08.31 09:50
  • 다운로드 :
    다운로드 scan_chain_chip_test.zip(18862348)
세부사항
  • Language : Verilog
  • State : Stable
  • 검증레벨 : FPGA Proven
  • 버스통신 :
Xilinx Spartan 3 Starter board
Detail
  • Name : Xilinx Spartan 3 Starter board
  • 최초게시일 : 2013.10.17 13:51
  • 최근수정일 : 2013.11.07 16:19
  • 다운로드 :
    다운로드 Spartan-3 Starter Kit Board Reference Manual.pdf(2623608)
    다운로드 Spartan 3 Starter board.gif(126565)
UART controller
Detail
  • Name : UART controller
  • 최초게시일 : 2013.10.17 11:26
  • 최근수정일 : 2016.08.31 09:51
  • 다운로드 :
    다운로드 uart_rtl.zip(39894)
    다운로드 UART_spec.pdf(163447)
세부사항
  • Language : Verilog
  • State : Mature
  • 검증레벨 : FPGA Proven, CHIP Proven
  • 버스통신 : Wishbone
UART_FIFO
Detail
  • Name : UART_FIFO
  • 최초게시일 : 2013.10.16 16:50
  • 최근수정일 : 2016.08.31 09:52
  • 다운로드 :
    다운로드 uart_fifo.zip(7283131)
세부사항
  • Language : verilog
  • State : Mature
  • 검증레벨 : FPGA Proven, CHIP Proven
  • 버스통신 : AMBA
MEM_FIFO
Detail
  • Name : MEM_FIFO
  • 최초게시일 : 2013.10.15 11:08
  • 최근수정일 : 2016.08.31 09:53
  • 다운로드 :
    다운로드 mem_fifo.zip(4096089)
세부사항
  • Language : verilog
  • State : Mature
  • 검증레벨 : FPGA Proven, CHIP Proven
  • 버스통신 : AMBA
맨위로