왼쪽타이틀이미지

서브비주얼 이미지

서브타이틀

한국 반도체산업의 경쟁력 IDEC에서 설계인력양성의 발판을 마련하겠습니다
제목 칩 테스트 보드 Ver2.0 등록일 2017.08.17 09:33
down 보드 가이드 문서_V2.0.docx(10 M)


IDEC 에서 칩 검증을 위하여 제작한 테스트 전용 보드이다.

Ver2.0 보드는 기존 보드와 비교했을때 부품의 종류와 로직의 추가는 없지만 아래와 같은 특징이 있다
- 보드의 기능은 전과 동일한데 소켓부분을 탈, 부착 가능하도록 개선하였음
- 파워별로 많은 헤더핀을 추가 구성하여, 칩에 전압을 인가하기 용이하도록 개선하였음

테스트 보드는 FPGA와 MPW 칩을 직접 연결하여 칩의 동작을 검증할 수 있다는 점이 기존 보드와 다른 점으로서,
칩 검증의 목적 이외에도 간단한 I/O 장치들을 사용하여 FPGA 검증 및 개발도 할 수 있다.

PC 로부터 칩 테스트를 위한 테스트 벡터를 받아 메모리에 저장한 뒤,
유저가 작성한 시나리오 대로 칩을 테스트 하는데
최종 결과는 UART 또는 USB 인터페이스를 통해 PC로 전달한다.

본 보드는 208핀 모두가 FPGA 와 연결되어 있다는 점과
테스트 시 최대한 많은 핀을 동시에 테스트 할 수 있다는 점이 특징이다.

 

본 문서 이외의 상세자료는 홈페이지 -> IDEC Library -> Digital IP 로 가면 받을 수 있다. 

목록


Total:260 page:(17/1)
번호자료구분 작성자제목등록일조회수
공지 down 조인신 EDA Tool Vendor 의 System Requirements 안내_20171031 기준 17.10.30 254
공지 down 관리자 EDA Tool 패키지 설치(설치 자동화) 방법 17.05.12 2286
공지 down 관리자 Linux OS 설치 가이드 2016 (EDA Tool 사용을 위한) 16.03.22 7025
공지 조인신 CentOS Install File Download 사이트 안내 14.01.02 2593
공지 down 관리자 삼성 공정을 위한 OpenVPN설치 메뉴얼입니다. 13.08.20 2334
255 down 선혜승 칩 테스트 보드 Ver2.0 17.08.17 995
254 down 조인신 EDA Tool Vendor 의 System Requirements 안내_20170207 기준 17.02.07 2922
253 down 조인신 EDA Tool Vendor 의 System Requirements 안내_20161101 기준 16.10.31 3907
252 down 김하늘 국내외 SoC, 임베디드 보드 소개자료 16.09.20 4167
251 down 조인신 EDA Tool Vendor 의 System Requirements 안내_20160801 기준 16.08.03 3618
250 down 조인신 EDA Tool Vendor 의 System Requirements 안내_20160308 기준 16.03.08 3420
249 down 조인신 EDA Tool Vendor 의 System Requirements 안내_20151112 기준 15.11.12 3686
248 down 선혜승 테스트 보드 가이드 문서 15.10.16 2950
247 down 선혜승 Synopsys Custom Designer User guide 15.10.05 3253
246 석은주 XMODEL Tool Introduction 15.05.04 1434
245 down 오가영 2015년도 IDEC 교육일정 분류표 15.03.30 1846
[1] [2] [3] [4] [5] [6] [7] [8] [9] [10] [▶] [17]
맨위로