|
시스템 보안 모니터링을 위한 정보 추출 기술 (백윤흥 교수, 서울대)
점점 다양한 종류의 단말들이 인터넷에 연결되고 이러한 단말들이 제공하는 정보를 통해 새로운 서비스를 제공하는 사물 인터넷 환경이 현실화되어감에 따라 보안 및 프라이버시에 대한 관심이 급증하고 있다. 개인 사용자들의 다양한 개인 정보들이 단말들에 저장됨에 따라 그림 1에서 볼 수 있는 바와 같이 최근 개인 단말을 대상으로 하는 사이버 공격들의 빈도가 크게 증가하고 있다. 이러한 공격은 일차적으로 개별 단말에 저장된 개인 정보 유출을 통한 파밍, 보이스 피싱 등의 공격으로 연결될 수 있으며 이차적으로는 공격자가 일반 사용자의 단말들(PC, 스마트폰 등)을 감염시켜 좀비 단말로 만들어 네트워크를 통한 서버로의 공격에 사용될 수 있다. 본고에서는 시스템 보안 모니터링을 위한 정보 추출 기술에 대해 알아보고자 한다.
이식형 생체전자 처방 (Implantable Bioelectronic Prescriptions) (송윤규 교수, 서울대)
인간의 모든 세포는 직간접적으로 전기적인 신호와 연관되어 있는데 그 중에서도 신경과 근육은 가장 직접적으로 전기 신호를 이용하여 상호간의 정보를 전달하고 행동을 조절한다. 전자 기기의 이식을 통해 이러한 전기 신호를 발생, 조절 및 보완하여 의학적인 치유를 이끌어내려는 시도는 지난 수 십 년간 진행되어 왔고, 현재 심장박동기 (pacemaker), 제세동기 (defibrillator), 인공와우 (cochlear implant), 심뇌자극기 (deep brain stimulator) 등이 임상적으로 활발하게 이용되고 있다. 본고에서는 이식형 생체전자 처방 대해 알아보고자 한다.
STT-RAM을 사용한 Cache 설계에 대한 연구 동향 (최기영 교수, 서울대)
최근에 보다 좋은 특성을 갖는 비휘발성 메모리에 대한 연구가 활발히 진행되고 있다. 여기에는 Phase-change RAM (PRAM, PCRAM), Resistive RAM (RRAM, ReRAM), Ferroelectric RAM (FRAM, FeRAM), Magnetoresistive RAM (MRAM) 등 다양한 종류가 있다. 이 중에서도 MRAM은 Spin Transfer Torque라는 현상을 이용한 Spin Transfer Torque RAM (STT-RAM)으로 발전하면서 여러 가지 좋아진 특성 때문에 많은 연구가 수행되어 오고 있다. 본고에서는 STT-RAM의 동작 원리를 간단히 설명하고, 그것을 효과적으로 cache에 사용하기 위한 방법에 대한 여러 가지 연구들에 대해 살펴보고자 한다.
Aldec사 Active-HDL
Active-HDL은 FPGA 디자인과 Simulation 솔루션과 여러 FPGA 벤더 설계 플로우를 통합했다. Active-HDL은 디자인엔트리, 고성능 Mixed-Language Simulator를 사용자가 사용하기 쉽도록 구성했다. 그리고 현재의 많은 FPGA 벤더들(Xilinx, Altera, Lattice, Microsemi (Actel), Quicklogic, Atmel)을 위한 시뮬레이션, 합성 구현 과정을 하나의 공통 환경에서 제어할 수 있도록 해준다. Active-HDL은 80개가 넘는 많은 EDA 툴들과의 인터페이스를 가지고 있어서 아주 강력한 플랫폼을 만들어준다 본 고에서는 MAldec사 Active-HDL을 소개하고자 한다.
ISSCC 2015 참가 후기 및 기술 트렌드 (김시호 교수 외 10인, 연세대 외)
ISSCC는 2015년 2월 22일부터 5일간 샌프란시스코에서 개최되었는데, 올해의 Conference Theme은 “SMALL CHIPS for BIG DATA”이었다. Plenary session에서는 삼성의 김기남 사장, Marvell Technology Group의 S. Sutardja 회장, Willy Sassen 교수의 발표가 있었는데 Silicon system의 큰 흐름을 잘 알려주어서 매우 유익하였다. 김기남 사장은 시스템의 발전 방향인 data driven world를 구현하기 필요한 5nm 이하의 device 기술과 패키지 기술이 준비되어 있으며 실리콘 반도체 산업은 계속 성장할 수 있을 것으로 전망하였다. S. Sutardja는 IC design 혁신의 미래라는 주제의 강연에서 유연한 구성이 가능한 모듈을 집적하는 형태의 Virtual SoC 설계 방식을 제시하였다. 특히 현재 컴퓨팅 시스템의 메모리 구조를 개선하기 위하여 FLC(Final-Level Cache) 구조의 장점을 설명하였다. Willy Sassen 교수는 5nm 설계를 향한 아날로그 기술을 정리하였다. 본 기고문은 ISSCC 참석하였던 전문가들이 분야별로 세션의 주요 기술 동향을 참가 후기 형식으로 정리하였다. |
전항기 (jh****)
인쇄 
통권215호.jpg
통권215호.pdf