|
고장방지용 재구성형 프로세서 설계 기술 동향 (김윤진 교수, 숙명여대)
고장 방지용 컴퓨터 (Fault Tolerant Computer) 란 시스템을 구성하는 요소에 고장이 발생해도 시스템 전체로는 주어진 기능을 계속 실행하도록 내구성을 갖춘 컴퓨터를 말하며 고신뢰성 컴퓨터라고도 한다. 이러한 고장 방지 기술은 어떤 기능을 실행하는 데 필요한 최소한의 장치 이외에 예비 장치 (redundant structure)를 보유하는 방식으로 구현된다. 즉 시스템을 구성하는 요소에 고장이 발생하면 시스템의 요소를 다중화해 고장의 영향으로 부터 탈피, 회복시킨다. 초기의 고장 방지용 컴퓨터는 주로 항공/우주 산업 분야 또는 군사 분야와 같이 컴퓨터의 고장이 인명에 관계되는 시스템, 보수작업이 거의 불가능한 상황에서 사용되는 시스템, 고장에 의해 막대한 손실을 낳게 되는 시스템 등에 개발, 활용 되었다. 본 고에서는 고장방지용 재구성형 프로세서 설계 기술동향에 대해 살펴보고자 한다.
고속 디지털 Interconnection 설계 (김진국 교수, UNIST)
현재 2D/3D 영상 데이터 및 각종 미디어 데이터를 일상에서 공유하게 됨에 따라, 이를 처리하는 시스템 내 Chip-to-chip 통신의 데이터 bandwidth는 끝없이 증가하고 있고, 특히 processor와 메모리 사이에 필요한 데이터 bandwidth는 거의 1초당 테라 비트 (Tbit/s)에 육박하고 있다. 따라서 채널 하나당 필요한 전송 속도는 1초당 최대 수십 기가 비트 (Gbps) 이상이 필요하고, 이러한 상황에서 Chip-to-chip hardware channel, 즉 interconnection을 신뢰도 있게 설계하는 일은 상당한 노력을 필요로 한다. 본 고에서는 고속 디지털 interconnection 설계 해석 기술의 하나로서 bit error rate (BER)를 확률적으로 예측하는 방법에 대해 소개하고자 한다.
CES 2015 참관기 (이승은 교수, 서울과기대)
세계 최대의 전자제품 전시회 CES(Consumer Electronics Show) 2015가 2015년 1월 6일부터 9일까지 4일간 미국 라스베이거스에서 개최되었다. 1 CES 2015는 CES Tech East, CES Tech West, C Space의 총 3개의 장소에서 행사가 진행되었으며 본 참관기에서는 Tech East와 Tech West에서 관람한 내용을 서울과기대 이승은 교수의 시선으로 살펴보고자 한다.
Mentor사 HDS와 HyperLynx
Mentor사의 ADiT는 FPGA와 ASIC Design Creation의 복잡성을 효과적으로 수행할 수 있으며 RTL Design과 Verification의 수행에 도움을 준다. Functional RTL Design뿐만 아니라 Architectural Design 즉 Architectural Exploration, System Verification 그리고 Virtual Prototyping의 수행에도 효과적이다. HDL Designer의 기본적인 Function은 RTL Creation, Reuse, Checking, Documentation & Management이다. 본 고에서는 Mentor사 HDS와 HyperLynx를 소개하고자 한다. |
전항기 (jh****)
인쇄 
통권213호-1.jpg
통권213호.pdf