|
반도체 노화현상의 분석 및 연구동향
모바일 혁명으로 대표되는 최근의 흐름 속에 우리의 생활 속에는 스마트 폰에서 자동차에 이르기까지 수많은 전자 제품들이 자리를 잡고 있다. 이러한 제품들은 각각 기대 수명을 가지고 있으며, 제품 공급자는 기대 수명 내에서의 제품의 정상 작동을 보장할 수 있어야 한다. 시간이 지남에 따라 제품의 노화 현상이 성능에 미치는 영향에 대한 고려는 기대 수명 내에서의 정상 작동을 보장하기 위해 매우 중요하다. 이에 본 고에서는 전자 제품을 구성하는 기본 요소인 트랜지스터에 발생하는 노화 현상과 이를 고려한 트랜지스터 레벨 및 게이트 레벨에서의 회로 노화 성능 분석 기법들에 대해 간단히 살펴보고자 한다. (관련기사 P08~11참조)
공정변이(Process Variation)에 의한 접근시간오류(Access Time Failure)에 강인한 L1 캐시구조
반도체 생산공정이 미세화됨에 따라 마이크로프로세서의 크기와 전력소모는 작아졌고 성능은 향상되었다. 하지만 공정이 점점 더 미세화될수록 공정 변이(process variation)는 점점 더 커지게 되고 이는 결국 마이크로프로세서 각 구성요소의 신뢰성 및 수율(yield)을 크게 떨어뜨리게 된다[1]. 특히, 캐시(cache) 메모리를 구성하는 SRAM(Static Random Access Memory) cell은 공정변이에 매우 취약하다. 본 고에서는 2013년 유럽 설계 자동화 및 테스트 학회, 설계부분에서 아시아 대학 최초로 최우수 논문상을 받은 김순태 교수(KAIST)의 “공정변이(Process Variation)에 의한 접근시간오류(Access Time Failure)에 강인한 L1 캐시구조” 논문에 대한 리뷰의 시간을 갖고자 한다. (관련기사 P12~16 참조)
SPYGLASS
Atrenta사의 SpyGlass는 향상된 알고리즘을 이용한 분석기술을 바탕으로 초기 RTL에서 예측가능한 Lint, CDC, DFT, Constraints, Power, Physical 등의 문제를 미리 검증하여 설계기간 단축과 비용 절감을 위한 Solution을 제공하며, 디자인의 syntactic correctness, power consumption, testability, constraints definition, clock synchronization 등 design에 대한 RTL 단계에서 검증할 수 있는 방법을 제공한다. 본고에서는 Atrenta 사의 “SPYGLASS”을 소개하고자 한다. (관련기사 17 참조)
DAC 50차 대회 참석 후기
지난 6월 2일부터 6일까지에 미국 텍사스 주 Austin에서 열린 DAC (Design Automation Conference) 50차 회의가 진행됐다. 본 후기담은 먼저 3일간 이루어지는 Keynotes의 내용을 요약하여 설명하고, 그다음, Technical session에서 발표한 내용의 특징과 마지막으로 전시회와 관련한 특징을 간략히 요약하는 구성으로 서울대 김태환 교수와 김재하 교수의 시선으로 살펴보고자 한다. (관련기사 P18~19 참조)
|
전항기 (jh****)
인쇄 
193.png
통권193호.pdf