|
SiGe BiCMOS 공정을 이용한 높은 선형성을 갖는 Q-Band 16-Element 송수신 Phased Array 설계
초고주파 또는 밀리미터 웨이브 주파수 대역의 4-32 elements 송신 또는 수신 모드를 위한 실리콘 기반의 모든-RF 아키텍처를 기반으로 한 phased array는 그 동안 많이 연구되어 왔다. 실리콘 기반의 디자인은 디지털 블록 그리고 전력 합성 네트워크 등과 함께 하나의 칩 안에 많은 수의 element 들을 집적할 수 있는 장점이 있다. 이러한 것은 GaAs 또는 InP 기반의 phased array들과 비교하여 특히 밀리미터 주파수 대역의 응용에서 칩 공간을 줄일 수 있게 해준다. 본 고에서는 높은 선형성을 갖기 위한 Q 밴드 송수신용 16-element phased array 시스템 디자인에 관한 것이다. (관련기사 P04~07 참조)
전력 반도체 ASIC 설계 기법
과거 전력용 반도체는 MOSFET, SCR, IGBT 및 파워 컨트롤러와 같이 별도의 전력용 스위칭 소자와 제어 IC로 분리되어 발전해 왔으나 1990년 이후부터 BJT, CMOS, DMOS를 하나의 칩에 내장할 수 있는 BCD 공정기술의 발전과 휴대용 기기의 등장으로 저가격, 소면적이 가능한 단일 칩 솔루션의 요구가 증가하고 있다. 2010년 지식경제부 주관으로 시작된 국내 아날로그 반도체 육성 사업은 전력 반도체 기술이 그 중심에 있으며 700V급 0.18μm 공정 개발 및 700V 급 BLDC 모터구동 IC의 설계를 목표로 하고 있다. 본 고에서는 전력스위칭컨버터 제품의 예를 사용하여, 현재 사용 가능한 60V급 0.35μm BCD 공정 파운드리에서의 ASIC설계 이슈를 고찰해 보고자 한다. (관련기사 P08~10 참조)
All Digital PLL (ADPLL) 설계기술 동향
최근 집적도를 높이기 위해서 Deep-Submicron 공정이 점점 더 많이 사용되고 있다. Deep-Submicron CMOS 공정에서 아날로그 회로는 낮은 공급 전압으로 말미암아 충분한 Voltage Headroom을 가질 수 없고, 또한 Digital 블록에 의해서 Substrate Coupling Noise에 의한 영향을 많이 받게 된다. 공급 전압은 급격하게 감소하는 반면, Threshold Voltage는 공급 전압에 비해서 서서히 감소하기 때문에, 아날로그 회로의 설계는 더욱 어려워지고 있다. 본 고에서는 All Digital Pll 설계기술동향에 대해 소개하고자 한다.
(관련기사 P12~P14 참조)
Neuromorphic Architecture 및 CAD 연구 동향
최근 3D 휴먼 팩터가 이슈가 되면서 인간 3D 정보처리 시스템에 관한 관심이 증가하고 있다. 또한, 머신 비전 분야에서 얼굴과 같은 물체를 인식할 때 기계가 하기 어려운 일은 크기의 차이, 방향, 빛, 영상의 복잡도에 따른 변위를 다루는 일이다. 인간의 두뇌에서 시각 정보는 상위 수준 지식과 여러 가지 센서 형태들을 결합하여 추론 과정을 통하여 해결 공간상에 제약을 두어 인식을 가능하게 한다. 본 고에서는 총 2회 중 첫 번째 컬럼으로 두뇌의 시각 정보 전달 체계, 두뇌 정보 전달 모델링, 두뇌 정보 전달 구조에 대해서 알아보고자 한다. (관련기사 P16~P19 참조)
|
전항기 (jh****)
인쇄 
178.png
통권178호.pdf