왼쪽타이틀이미지

서브비주얼 이미지

서브타이틀

한국 반도체산업의 경쟁력 IDEC에서 설계인력양성의 발판을 마련하겠습니다
주관 성균관대 구분 설계강좌 / Analog / 중급 / 이론+실습 마감
강의제목 CMOS RF PLL 주파수합성기 설계 실습
강의일자 2018-01-30 ~ 2018-01-31 신청기간 2017-12-24 ~ 2018-01-16
정원 36명 현재신청자 36명
수강료(일반) 무료 수강료(학생) 무료
수강대상 대학원생, 학부생, 기업체연구원
사전지식
선수과목
학부 전자회로, 대학원 CMOS 아날로그회로

- 강의 일자 : 2018년 1월 30일(화)-31일(수)

- 강의 제목 : CMOS RF PLL 주파수합성기 설계 실습

- 강의 장소 : 성균관대학교 자연과학캠퍼스 제 1 공학관 22111 호

- 강사 : 신현철 (광운대학교)

 

[교육목표]

- PLL 기반 RF주파수합성기의 동작원리를 이해하고, 실습을 통해 CMOS 주파수 합성기 설계를 경험한다.

 

[교육내용]

- PLL 기반 RF 주파수합성기 동작원리 및 요소회로의 CMOS설계 방법에 대한 이론 강의 후, 실제 CMOS 공정을 이용하여 개별 요소 회로를 설계하고, 설계된 요소회로를 조합하여 PLL 전체 회로를 완성하는 실습을 수행한다.

 

[참고사항]

- 본 강좌는 비학위 과정이며 별도의 학점을 인정하지 않음

- 수강인원 부족으로 폐강 여부 결정시 (5인 미만) 등록된 이메일로 개별 공지

강좌상세
일자2018-01-30 시간09:30 ~ 12:00 강사신현철 교수 광운대학교
내용[오전 시간 : 09:30 ~ 12:00]
○ PLL 동작원리 이론
○ RF 주파수 합성기 이론
일자2018-01-30 시간13:00 ~ 17:30 강사신현철 교수 광운대학교
내용[오후 시간 : 13:00 ~ 17:30]
○ PLL 요소 회로 설계 이론
○ PLL 시스템 설계 실습
○ VCO 및 Prescaler 설계 실습
일자2018-01-31 시간09:30 ~ 12:00 강사신현철 교수 광운대학교
내용[오전 시간 : 09:30 ~ 12:00]
○ Counter 설계 실습
○ Top Divider 설계 실습
일자2018-01-31 시간13:00 ~ 17:30 강사신현철 교수 광운대학교
내용[오후 시간 : 13:00 ~ 17:30]
○ PFD 및 Charge Pump 설계 실습
○ PLL Top 설계 실습
강의장소
담당자 연락처
  • 성균관대 캠퍼스 담당자 : 김성진
  • 연락처 : 031-299-4628
  • 이메일 : ksy0501@skku.edu

맨위로