왼쪽타이틀이미지

서브비주얼 이미지

서브타이틀

한국 반도체산업의 경쟁력 IDEC에서 설계인력양성의 발판을 마련하겠습니다
주관 광운대 구분 설계강좌 / Digital / 초급 / 이론+실습 마감
강의제목 32bit 컴퓨터 Verilog로 구현
강의일자 2018-02-20 ~ 2018-02-21 신청기간 2018-01-29 ~ 2018-02-19
정원 50명 현재신청자 28명
수강료(일반) 무료 수강료(학생) 무료
수강대상 Verilog와 C언어를 배운 학부 또는 대학원생
사전지식
선수과목
C 프로그래밍, Verilog HDL, 논리회로, 컴퓨터구조

강 좌 명

32bit 컴퓨터를 verilog로 구현

강의일시

2018년 2월 20(화) ~ 2월 21(수), 2일

강의목표

  1. Verilog로 구현된 computer에서 나의 C코드를 실행할 수 있다.
  2. 기존 Verilog코드로 Qsys tool을 이용하여 조립하여 내 computer를 만들수있다.
  3. 내 verilog IP를 내 computer에 연결할 수 있다.

강의개요

  • Verilog로 구현된 computer에서 Altera monitor program을 이용하여 C 코드 실행
  • Qsys tool을 이용하여 내 computer 조립
  • 조립된 computer에서 내 C 코드 실행
  • 내 verilog IP를 Qsys tool을 이용하여 내 computer에 연결
  • 내 verilog IP를 Altera monitor program을 이용하여 test

강의강소

광운대학교 문화관(연구관) B210호

선수수강조건

(Prerequisite)

C 프로그래밍, Verilog HDL

강좌상세
일자2018-02-20 시간10:00 ~ 17:00 강사심규현 박사 한성대학교
내용10:00~12:00 강의 소개, 실습
12:00~13:00 점심 시간
13:00~17:00 1, 2단계 실습
일자2018-02-21 시간10:00 ~ 17:00 강사심규현 박사 한성대학교
내용10:00~12:00 2단계 실습
12:00~13:00 점심 시간
13:00~17:00 2, 3단계 실습
강의장소
담당자 연락처
  • 광운대 캠퍼스 담당자 : 김은아
  • 연락처 : 02-940-5448
  • 이메일 : smartipc@kw.ac.kr

맨위로