왼쪽타이틀이미지

서브비주얼 이미지

서브타이틀

한국 반도체산업의 경쟁력 IDEC에서 설계인력양성의 발판을 마련하겠습니다
주관 전북대 구분 설계강좌 / Analog / 초중급 / 이론+실습 마감
강의제목 MPW를 위한 Analog Layout 교육
강의일자 2018-02-12 ~ 2018-02-14 신청기간 2018-02-12 ~ 2018-02-14
정원 30명 현재신청자 25명
수강료(일반) 무료 수강료(학생) 무료
수강대상 학부생 및 대학원생, 산업체 대상
사전지식
선수과목
1) Virtuoso Spectre Circuit Simulator 기본 사용법
2) Virtuoso Analog Design Environment 기본 사용법

[강의개요] 

design rule, MOSFET, 저항, capaciter, inductor의 효과적인 layout 방법을 강의한다. 또한 칩 테스트를 고려하고 ESD, parasitic 효과, 잡음을 줄이기 위한 layout 방법을 소개한다.

강좌상세
일자2018-02-12 시간09:30 ~ 17:00 강사이민웅 박사과정 전북대학교
내용Layout 기초 및 환경
-집적회로 제조과정, layer와 mask의 개념
-Schematic 환경 설정 및 PDK setup
-Schematic Editor & Hierarchy Editor 사용법
PDK setup 및 기본 환경설정
Virtuoso Schematic Editor & Hierarchy Editor 사용법
일자2018-02-13 시간09:30 ~ 17:00 강사이민웅 박사과정 전북대학교
내용Layout 방법
-layout 환경설정
-MOSFET, RLC layout
-Parastic 효과, noise 감소 대책
-PVT, Test를 고려한 layout
Virtuoso Layout Editor를 이용한 Layout
-MOSFET, RLC layout
일자2018-02-14 시간09:30 ~ 17:00 강사이민웅 박사과정 전북대학교
내용Layout 실무와 검증
-DRC, LVS 검증방법, RC Extraction 후 Post Simulation
Calibre를 이용한 DRC, LVS, LPE
Spectre를 이용한 Post Simulation
강의장소
담당자 연락처
  • 전북대 캠퍼스 담당자 : 김영이
  • 연락처 : 063-270-4268
  • 이메일 : sivit@jbnu.ac.kr

맨위로