왼쪽타이틀이미지

서브비주얼 이미지

서브타이틀

한국 반도체산업의 경쟁력 IDEC에서 설계인력양성의 발판을 마련하겠습니다
주관 강의제목 강의일자
/신청기간
상태
본센터 Xilinx ISE를 활용한 FPGA 설계 실습
정원 : 30, 현재 신청자 : 17
2018-05-23 ~ 2018-05-25
2018-04-23 ~ 2018-05-21
신청중 
본센터 [Synopsys] Design Compiler 사용법 및 활용예
정원 : 33, 현재 신청자 : 20
2018-05-16 ~ 2018-05-18
2018-04-16 ~ 2018-05-14
신청중 
본센터 [Mentor] Calibre DRC/LVS and LVS Debug
정원 : 33, 현재 신청자 : 14
2018-04-25 ~ 2018-04-27
2018-03-20 ~ 2018-04-20
마감
본센터 Vivado를 활용한 Xilinx FPGA 설계 실습
정원 : 33, 현재 신청자 : 33
2018-04-11 ~ 2018-04-13
2018-03-19 ~ 2018-04-05
마감
본센터 [Synopsys] HDL Debug Skill Training (Verdi3/VCS)
정원 : 33, 현재 신청자 : 15
2018-04-05 ~ 2018-04-06
2018-03-15 ~ 2018-04-02
마감
본센터 OpenCL: Machine Learning과 Deep Learning을 위한 FPGA 활용 ..
정원 : 20, 현재 신청자 : 22
2018-04-03 ~ 2018-04-04
2018-03-19 ~ 2018-03-29
마감
본센터 사물인터넷을 위한 라즈베리파이 활용
정원 : 15, 현재 신청자 : 17
2018-03-26 ~ 2018-03-28
2018-02-26 ~ 2018-03-21
마감
본센터 [세미나]PKG 와 PKG design
정원 : 90, 현재 신청자 : 56
2018-03-23 ~ 2018-03-23
2018-02-22 ~ 2018-03-20
마감
본센터 OrCAD (Allegro) PCB를 이용한 PCB 설계
정원 : 33, 현재 신청자 : 46
2018-03-20 ~ 2018-03-21
2018-02-22 ~ 2018-03-15
마감
본센터 [Cadence] Innovus Implementation System (Block)
정원 : 30, 현재 신청자 : 13
2018-03-15 ~ 2018-03-16
2018-02-22 ~ 2018-03-12
마감
본센터 아날로그 회로의 직관적 해석
정원 : 99, 현재 신청자 : 100
2018-03-09 ~ 2018-03-09
2018-02-12 ~ 2018-03-06
마감
본센터 [Synopsys]TCAD Sentaurus Basic(1차)
정원 : 33, 현재 신청자 : 38
2018-03-07 ~ 2018-03-08
2018-02-12 ~ 2018-03-02
마감
본센터 [Synopsys]SystemVerilog Testbench
정원 : 33, 현재 신청자 : 22
2018-02-26 ~ 2018-02-28
2018-01-25 ~ 2018-02-19
마감
본센터 [IDEC 연구원 교육] Cell-Based 설계 Flow 교육
정원 : 33, 현재 신청자 : 21
2018-02-19 ~ 2018-02-23
2018-01-23 ~ 2018-02-14
마감
본센터 CPF_UPF를 이용한 저전력 Verilog RTL 설계방법론
정원 : 33, 현재 신청자 : 11
2018-02-12 ~ 2018-02-13
2018-01-24 ~ 2018-02-08
마감

1 2 3 4 5 6 7 8 9 10 16

 
통합 검색어
맨위로