왼쪽타이틀이미지

서브비주얼 이미지

서브타이틀

한국 반도체산업의 경쟁력 IDEC에서 설계인력양성의 발판을 마련하겠습니다
주관 강의제목 강의일자
/신청기간
상태
부산대 Verilog을 이용한 Digital System 설계
정원 : 48, 현재 신청자 : 41
2017-08-22 ~ 2017-08-24
2017-07-19 ~ 2017-08-20
마감
부산대 SoC 검증을 위한 PCB 설계
정원 : 48, 현재 신청자 : 42
2017-08-17 ~ 2017-08-18
2017-07-14 ~ 2017-08-15
마감
부산대 CMOS Analog 전자회로설계
정원 : 48, 현재 신청자 : 55
2017-08-08 ~ 2017-08-10
2017-07-05 ~ 2017-08-06
마감
부산대 Full Custom IC 설계
정원 : 48, 현재 신청자 : 44
2017-07-18 ~ 2017-07-20
2017-06-16 ~ 2017-07-16
마감
부산대 IC 설계를 위한 반도체 공정
정원 : 55, 현재 신청자 : 55
2017-07-13 ~ 2017-07-14
2017-06-16 ~ 2017-07-12
마감
부산대 IC 설계를 위한 반도체 소자
정원 : 49, 현재 신청자 : 49
2017-07-04 ~ 2017-07-05
2017-06-16 ~ 2017-07-01
마감
부산대 CMOS Analog 회로설계
정원 : 65, 현재 신청자 : 65
2017-02-21 ~ 2017-02-23
2017-02-01 ~ 2017-02-17
마감
부산대 Verilog을 이용한 Digital System 설계
정원 : 30, 현재 신청자 : 30
2017-02-15 ~ 2017-02-17
2017-02-01 ~ 2017-02-13
마감
부산대 SoC설계 platform 구현을 위한 PCB 설계이론
정원 : 58, 현재 신청자 : 54
2016-08-25 ~ 2016-08-26
2016-06-30 ~ 2016-08-23
마감
부산대 임베디드 시스템을 위한 리눅스 포팅
정원 : 45, 현재 신청자 : 25
2016-08-22 ~ 2016-08-24
2016-06-30 ~ 2016-08-19
마감
부산대 Matlab을 이용한 Digital Signal Processing
정원 : 51, 현재 신청자 : 51
2016-08-17 ~ 2016-08-19
2016-06-30 ~ 2016-08-15
마감
부산대 Full Custom IC 설계
정원 : 55, 현재 신청자 : 52
2016-08-09 ~ 2016-08-11
2016-06-30 ~ 2016-08-07
마감
부산대 CMOS Analog 전자회로 설계
정원 : 61, 현재 신청자 : 61
2016-07-28 ~ 2016-07-30
2016-06-13 ~ 2016-07-25
마감
부산대 Verilog을 이용한 Digital System 설계
정원 : 56, 현재 신청자 : 56
2016-07-19 ~ 2016-07-21
2016-06-10 ~ 2016-07-21
마감
부산대 CPU 설계 및 응용
정원 : 50, 현재 신청자 : 41
2016-07-05 ~ 2016-07-07
2016-06-10 ~ 2016-07-03
마감

1 2 3 4

 
통합 검색어
맨위로