왼쪽타이틀이미지

서브비주얼 이미지

서브타이틀

한국 반도체산업의 경쟁력 IDEC에서 설계인력양성의 발판을 마련하겠습니다
주관 강의제목 강의일자
/신청기간
상태
성균관대 논리합성 설계툴을 활용한 회로설계 이해 및 실습
정원 : 30, 현재 신청자 : 8
2017-08-23 ~ 2017-08-24
2017-08-14 ~ 2017-08-21
마감
성균관대 Mentor-Calibre xRC
정원 : 30, 현재 신청자 : 9
2017-08-17 ~ 2017-08-18
2017-08-10 ~ 2017-08-15
마감
성균관대 CMOS ADC 이론 및 설계
정원 : 77, 현재 신청자 : 77
2017-07-18 ~ 2017-07-18
2017-07-10 ~ 2017-07-16
마감
성균관대 Cadence Virtuoso Schematic & Layout
정원 : 36, 현재 신청자 : 37
2017-06-02 ~ 2017-06-02
2017-05-22 ~ 2017-05-31
마감
성균관대 아날로그 증폭기 설계및 실습
정원 : 32, 현재 신청자 : 29
2017-01-12 ~ 2017-01-12
2017-01-11 ~ 2017-01-12
마감
성균관대 무선전력전송 회로 설계 및 실습
정원 : 20, 현재 신청자 : 20
2017-01-13 ~ 2017-01-13
2017-01-12 ~ 2017-01-12
마감
성균관대 Phase-Locked Loop 설계 및 실습
정원 : 20, 현재 신청자 : 20
2017-01-10 ~ 2017-01-10
2017-01-07 ~ 2017-01-07
마감
성균관대 Cadence Virtuoso & Layout
정원 : 30, 현재 신청자 : 11
2016-05-16 ~ 2016-05-17
2016-05-11 ~ 2016-05-17
마감
성균관대 XMODEL을 활용한 고속 I/O 인터페이스 시스템의 모델링 및 시..
정원 : 20, 현재 신청자 : 15
2016-04-08 ~ 2016-04-08
2016-03-04 ~ 2016-04-07
마감
성균관대 XMODEL을 활용한 아날로그/혼성신호 시스템의 모델링 및 시뮬..
정원 : 30, 현재 신청자 : 20
2016-04-01 ~ 2016-04-01
2016-03-04 ~ 2016-03-31
마감
성균관대 Power IC 설계 기초
정원 : 45, 현재 신청자 : 44
2016-02-04 ~ 2016-02-04
2016-01-27 ~ 2016-02-04
마감
성균관대 CMOS 아날로그 회로설계 기초
정원 : 40, 현재 신청자 : 34
2016-02-01 ~ 2016-02-01
2016-01-27 ~ 2016-02-01
마감
성균관대 PLL(Phase Locked loop)의 설계 및 실습2
정원 : 40, 현재 신청자 : 12
2015-12-05 ~ 2015-12-05
2015-11-23 ~ 2015-12-05
마감
성균관대 PLL(Phase Locked loop)의 설계 및 실습1
정원 : 40, 현재 신청자 : 14
2015-11-28 ~ 2015-11-28
2015-11-16 ~ 2015-11-28
마감
성균관대 고속 ADC 기반 백플레인 수신기
정원 : 40, 현재 신청자 : 0
2015-11-27 ~ 2015-11-27
2015-11-01 ~ 2015-11-26
마감

1 2 3 4 5

 
통합 검색어
맨위로