왼쪽타이틀이미지

서브비주얼 이미지

서브타이틀

한국 반도체산업의 경쟁력 IDEC에서 설계인력양성의 발판을 마련하겠습니다
주관 강의제목 강의일자
/신청기간
상태
성균관대 고성능 데이터 변환기 측정 기술 2
정원 : 40, 현재 신청자 : 15
2015-10-24 ~ 2015-10-24
2015-11-06 ~ 2015-11-06
마감
성균관대 고성능 데이터 변환기 측정 기술 3
정원 : 40, 현재 신청자 : 14
2015-10-31 ~ 2015-10-31
2015-11-06 ~ 2015-11-06
마감
성균관대 고성능 데이터 변환기 측정 기술 1
정원 : 40, 현재 신청자 : 21
2015-10-10 ~ 2015-10-10
2015-10-10 ~ 2015-10-12
마감
성균관대 mm 대역을 위한 PLL의 설계
정원 : 40, 현재 신청자 : 14
2015-08-27 ~ 2015-08-28
2015-06-30 ~ 2015-08-26
마감
성균관대 SoC설계이해 및 Synopsys IC Compiler 사용법 및 활용예
정원 : 32, 현재 신청자 : 29
2015-08-24 ~ 2015-08-26
2015-06-29 ~ 2015-08-20
마감
성균관대 고성능 데이터 변환기 설계
정원 : 40, 현재 신청자 : 27
2015-08-20 ~ 2015-08-21
2015-06-25 ~ 2015-08-19
마감
성균관대 Synopsys Design Compiler 사용법 및 활용 예
정원 : 30, 현재 신청자 : 26
2015-08-17 ~ 2015-08-19
2015-06-26 ~ 2015-08-14
마감
성균관대 고속 시리얼 인터페이스 개요
정원 : 40, 현재 신청자 : 13
2015-08-12 ~ 2015-08-12
2015-06-25 ~ 2015-08-12
마감
성균관대 RF 집적회로 설계 - RF 능동 /수동 소자 이해
정원 : 40, 현재 신청자 : 10
2015-08-10 ~ 2015-08-10
2015-06-25 ~ 2015-08-10
마감
성균관대 FPGA/ASIC, SoC 설계를 위한 HDL Coding 기법 강좌
정원 : 40, 현재 신청자 : 34
2015-08-13 ~ 2015-08-14
2015-06-26 ~ 2015-08-06
마감
성균관대 RF power amplifier 집적회로 설계 및 실습
정원 : 40, 현재 신청자 : 19
2015-07-30 ~ 2015-07-30
2015-06-25 ~ 2015-07-29
마감
성균관대 Verilog HDL 설계의 기초
정원 : 30, 현재 신청자 : 28
2015-07-27 ~ 2015-07-29
2015-06-26 ~ 2015-07-26
마감
성균관대 무선전력 전송용 송수신 시스템 및 회로 설계
정원 : 40, 현재 신청자 : 20
2015-07-23 ~ 2015-07-23
2015-06-26 ~ 2015-07-22
마감
성균관대 Cadence Virtuoso Schematic & Spectre
정원 : 40, 현재 신청자 : 26
2015-07-20 ~ 2015-07-21
2015-06-25 ~ 2015-07-19
마감
성균관대 Full-Custom 설계 입문
정원 : 40, 현재 신청자 : 23
2015-07-16 ~ 2015-07-17
2015-06-25 ~ 2015-07-15
마감

1 2 3 4 5

 
통합 검색어
맨위로