왼쪽타이틀이미지

서브비주얼 이미지

서브타이틀

한국 반도체산업의 경쟁력 IDEC에서 설계인력양성의 발판을 마련하겠습니다
주관 강의제목 강의일자
/신청기간
상태
부산대 CMOS Analog 전자회로설계
정원 : 48, 현재 신청자 : 55
2017-08-08 ~ 2017-08-10
2017-07-05 ~ 2017-08-06
마감
한양대 Verilog HDL 언어 초급 및 설계 가이드라인
정원 : 40, 현재 신청자 : 44
2017-08-08 ~ 2017-08-09
2017-07-14 ~ 2017-08-06
마감
한양대 Verilog 설계 언어 중급
정원 : 40, 현재 신청자 : 34
2017-08-10 ~ 2017-08-11
2017-07-17 ~ 2017-08-06
마감
광운대 IoT 보안 설계
정원 : 40, 현재 신청자 : 14
2017-08-08 ~ 2017-08-11
2017-07-27 ~ 2017-08-06
마감
본센터 HDL Debugging Training(Verdi)
정원 : 33, 현재 신청자 : 11
2017-08-07 ~ 2017-08-08
2017-07-07 ~ 2017-08-03
마감
전북대 CMOS / MEMS 공정
정원 : 40, 현재 신청자 : 29
2017-08-02 ~ 2017-08-03
2017-07-31 ~ 2017-08-03
마감
경북대 컴퓨터 시스템 구조 설계 및 정량적 평가
정원 : 25, 현재 신청자 : 11
2017-08-07 ~ 2017-08-08
2017-06-16 ~ 2017-08-02
마감
본센터 Star RC
정원 : 33, 현재 신청자 : 16
2017-08-03 ~ 2017-08-04
2017-07-06 ~ 2017-07-31
마감
본센터 IC Compiler 사용법 및 활용예
정원 : 33, 현재 신청자 : 29
2017-07-31 ~ 2017-08-02
2017-06-30 ~ 2017-07-28
마감
경북대 3D IC 회로 설계 및 CAD 알고리즘의 기초
정원 : 40, 현재 신청자 : 38
2017-07-31 ~ 2017-08-04
2017-06-16 ~ 2017-07-26
마감
전남대 딥러닝 기초 및 설계Ⅰ,Ⅱ
정원 : 40, 현재 신청자 : 32
2017-07-26 ~ 2017-07-27
2017-06-01 ~ 2017-07-25
마감
본센터 PrimeTime 사용법 및 활용예
정원 : 33, 현재 신청자 : 13
2017-07-26 ~ 2017-07-28
2017-06-26 ~ 2017-07-24
마감
충북대 Verilog 설계 언어 기초
정원 : 25, 현재 신청자 : 14
2017-07-24 ~ 2017-07-27
2017-06-22 ~ 2017-07-20
마감
전북대 CMOS 아날로그 집적회로 설계
정원 : 30, 현재 신청자 : 24
2017-07-18 ~ 2017-07-19
2017-07-18 ~ 2017-07-19
마감
전북대 Verilog HDL을 이용한 하드웨어 설계
정원 : 10, 현재 신청자 : 5
2017-07-17 ~ 2017-07-18
2017-07-17 ~ 2017-07-18
마감

1 2 3 4 5 6 7 8 9 10 44

 
통합 검색어
맨위로