왼쪽타이틀이미지

서브비주얼 이미지

서브타이틀

한국 반도체산업의 경쟁력 IDEC에서 설계인력양성의 발판을 마련하겠습니다
주관 강의제목 강의일자
/신청기간
상태
본센터 [IDEC 연구원 교육] Cell-Based 설계 Flow 교육 (3차)
정원 : 33, 현재 신청자 : 0
2018-11-26 ~ 2018-11-30
2018-10-29 ~ 2018-11-20
준비중
본센터 [Mentor] Verilog/SystemVerilog Basic with Mentor ModelSim/..
정원 : 33, 현재 신청자 : 6
2018-11-19 ~ 2018-11-20
2018-10-19 ~ 2018-11-14
신청중 
본센터 AMBA AXI와 AXI-Stream 설계와 검증
정원 : 33, 현재 신청자 : 4
2018-11-14 ~ 2018-11-15
2018-10-15 ~ 2018-11-09
신청중 
한양대 TensorFlow를 이용한 딥러닝 설계
정원 : 30, 현재 신청자 : 4
2018-11-09 ~ 2018-11-10
2018-10-19 ~ 2018-11-06
신청중 
한양대 시스템 반도체 스캔 테스트 설계 기술
정원 : 40, 현재 신청자 : 29
2018-11-07 ~ 2018-11-07
2018-10-18 ~ 2018-11-04
신청중 
본센터 Xilinx ZYNQ Device 설계 교육 (2차)
정원 : 33, 현재 신청자 : 19
2018-11-07 ~ 2018-11-09
2018-10-15 ~ 2018-11-02
신청중 
본센터 [Synopsys] SiliconSmart / Liberary characterization
정원 : 33, 현재 신청자 : 2
2018-11-01 ~ 2018-11-02
2018-10-08 ~ 2018-10-29
신청중 
충북대 CMOS 저잡음증폭기(LNS)및 주파수변환기(Mixer)회로 설계 실습
정원 : 30, 현재 신청자 : 30
2018-11-01 ~ 2018-11-02
2018-10-01 ~ 2018-10-27
정원초과
본센터 [Synopsys] StarRC Sign-off Parasitic Extraction
정원 : 33, 현재 신청자 : 8
2018-10-29 ~ 2018-10-30
2018-10-02 ~ 2018-10-24
신청중 
본센터 [Mentor] Calibre xRC Parasitic Extraction
정원 : 33, 현재 신청자 : 22
2018-10-24 ~ 2018-10-25
2018-09-24 ~ 2018-10-19
마감
한양대 인공신경망의 심층학습 알고리즘 및 하드웨어 가속기 설계
정원 : 50, 현재 신청자 : 43
2018-10-05 ~ 2018-10-05
2018-09-27 ~ 2018-10-04
마감
전북대 Logic 소자 이해 및 주요 공정 소개
정원 : 40, 현재 신청자 : 40
2018-10-02 ~ 2018-11-20
2018-09-19 ~ 2018-10-01
마감
본센터 [Synopsys] Low Power Verification
정원 : 33, 현재 신청자 : 11
2018-09-17 ~ 2018-09-19
2018-08-20 ~ 2018-09-12
마감
본센터 [Synopsys] DFT Compiler with Advanced Features ( OCC, DFTM..
정원 : 33, 현재 신청자 : 13
2018-09-10 ~ 2018-09-11
2018-08-20 ~ 2018-09-05
마감
본센터 [Synopsys] Low Power Flow PnR
정원 : 33, 현재 신청자 : 15
2018-09-05 ~ 2018-09-06
2018-08-16 ~ 2018-09-03
마감

1 2 3 4 5 6 7 8 9 10 51

 
통합 검색어
맨위로