왼쪽타이틀이미지

서브비주얼 이미지

서브타이틀

한국 반도체산업의 경쟁력 IDEC에서 설계인력양성의 발판을 마련하겠습니다
공정 삼성전자 65nm 칩제작수(full size기준) 20
신청구분 정규모집 신청기간 2017-06-05 ~ 2017-06-19
설계면적 4mm X 4mm
비용 메일 문의(yslee@idec.or.kr)
평가기간 2017-06-20 ~ 2017-06-30 선정발표 2017-07-03
NDA 제출기간 2017-07-04 ~ 2017-07-14 결제기간 2017-07-04 ~ 2017-08-04
DB제출기간 2017-12-19 ~ 2018-01-08 DB전달(Fab-in) -
Die-out 2018-07-30 Package 2018-08-30
결과보고 제출기간 2018-08-01 ~ 2018-10-30 회차 S65-1703회
MPW신청 상세내용
공정내역
  • CMOS RF 1-poly 8-metal
Full Custom Verification Tool Information
  • DRC : Calibre
  • LVS : Calibre,Assura(RF) Hercules(No
  • LPE : Calibre,Assura(RF) Hercules(No
Semi Custom Library Information
  • Simulation : Nc-Verilog&VCS
  • Synthesis : Design-Compiler
  • Spice Netlist : 제공안함
  • Delay Calulator : Primtime
  • Power Analysis : Cubic
  • P & R : IC-Compiler
  • 신청방법 : 신청 후 선정, NDA 제출
  • 사용제한 : MPW-WG 등록 대학에서만 참여 가능
  • 기타 : Phantom Cell 제공

신청자 내역
번호 지도교수 소속 대표설계자 회로제목
1   *** GIST   *** ***
2   *** 한양대학교(에리카)   *** ***
3   *** 연세대학교   *** ***
4   *** 경희대학교   *** ***
5   *** 경희대학교   *** ***
6   *** 부산대학교   *** ***
7   *** 연세대학교   *** ***
8   *** 연세대학교   *** ***
9   *** KAIST   *** ***
10   *** 서울대학교   *** ***
11   *** 고려대학교   *** ***
12   *** 강원대학교   *** ***
13   *** 고려대학교   *** ***
14   *** 동국대학교   *** ***
15   *** 고려대학교   *** ***
16   *** 고려대학교   *** ***
17   *** 한국교통대학교   *** ***
18   *** 포항공과대학교   *** ***
19   *** GIST   *** ***
20   *** 고려대학교   *** ***
21   *** 한양대학교   *** ***
맨위로