왼쪽타이틀이미지

서브비주얼 이미지

서브타이틀

한국 반도체산업의 경쟁력 IDEC에서 설계인력양성의 발판을 마련하겠습니다
공정 삼성전자 65nm 칩제작수(full size기준) 40
추가모집 중(선착순 2팀 ), 일정변경 : DB마감(05.14->05.07) / Die chip 제작일(12.03->11.12)
신청구분 정규모집 신청기간 2017-12-27 ~ 2018-01-16
설계면적 4mm X 4mm
비용 메일 문의(yslee@idec.or.kr)
평가기간 2018-01-18 ~ 2018-01-26 선정발표 2018-01-30
NDA 제출기간 2018-03-02 ~ 2018-03-09 결제기간 2018-01-31 ~ 2018-02-28
DB제출기간 2018-04-18 ~ 2018-05-07 DB전달(Fab-in) -
Die-out 2018-11-12 Package 2018-12-12
결과보고 제출기간 2018-11-13 ~ 2019-01-14 회차 S65-1801회
MPW신청 상세내용

*Package 지원 : LQFP 208pin 또는 BGA 208pin 제작 지원 가능함.

공정내역
  • CMOS RF 1-poly 8-metal
Full Custom Verification Tool Information
  • DRC : Calibre
  • LVS : Calibre,Assura(RF) Hercules(No
  • LPE : Calibre,Assura(RF) Hercules(No
Semi Custom Library Information
  • Simulation : Nc-Verilog&VCS
  • Synthesis : Design-Compiler
  • Spice Netlist : 제공안함
  • Delay Calulator : Primtime
  • Power Analysis : Cubic
  • P & R : IC-Compiler
  • 신청방법 : 신청 후 선정, NDA 제출
  • 사용제한 : MPW-WG 등록 대학에서만 참여 가능
  • 기타 : Phantom Cell 제공

신청자 내역
번호 지도교수 소속 대표설계자 회로제목
1   *** 성균관대학교   *** ***
2   *** 연세대학교   *** ***
3   *** 부경대학교   *** ***
4   *** 강원대학교   *** ***
5   *** 인하대학교   *** ***
6   *** 성균관대학교   *** ***
7   *** 성균관대학교   *** ***
8   *** 충북대학교   *** ***
9   *** 연세대학교   *** ***
10   *** 충남대학교   *** ***
11   *** 고려대학교   *** ***
12   *** 포항공과대학교   *** ***
13   *** 성균관대학교   *** ***
14   *** 한양대학교   *** ***
15   *** 동국대학교   *** ***
16   *** 경희대학교   *** ***
17   *** KAIST   *** ***
18   *** KAIST   *** ***
19   *** 한국항공대학교   *** ***
20   *** 중앙대학교   *** ***
21   *** 성균관대학교   *** ***
22   *** 아주대학교   *** ***
23   *** 연세대학교   *** ***
24   *** 고려대학교   *** ***
25   *** 한양대학교   *** ***
26   *** 고려대학교   *** ***
27   *** 강원대학교   *** ***
28   *** KAIST   *** ***
29   *** 고려대학교   *** ***
30   *** GIST   *** ***
31   *** 서울대학교   *** ***
32   *** 한양대학교   *** ***
33   *** KAIST   *** ***
34   *** 서울대학교   *** ***
35   *** 연세대학교   *** ***
36   *** KAIST   *** ***
37   *** 고려대학교   *** ***
38   *** 성균관대학교   *** ***
39   *** 성균관대학교   *** ***
맨위로