왼쪽타이틀이미지

서브비주얼 이미지

서브타이틀

홈 Ι EDA Tool Ι ASIC설계실
한국 반도체산업의 경쟁력 IDEC에서 설계인력양성의 발판을 마련하겠습니다
ASIC 설계실 소개

IDEC에서는 ASIC 설계실 통해 EDA Tool을 제공함으로써 설계환경 미보유 대학에 보다 많은 EDA Tool 사용기회를 부여하고 있습니다.
ASIC 설계실을 통해 EDA Tool 수요조사 시 신청하지 못한 EDA Tool 및 Network license로 사용이 제한된 Tool의 사용이 가능합니다. 또한, Chip Designer에게 EDA Tool 및 Design-Kit의 설치에 대한 부담을 덜어주어 단시간 동안 설계에 집중할 수 있게 하므로 MPW 참가에 많은 도움을 주고 있습니다.

ASIC 설계실 사용안내

ASIC 설계실 사용신청은 담당자(석은주 : eunjuseok@idec.or.kr) 이메일을 통해 접수합니다.
최대 수용인원은 4명이며, 사용료는 WS 1대당 10,000원입니다. (EDA Tool의 종류와는 상관없음)

ASIC 설계실 Hardware

Linux(Windows) PC Extra LAN port
3 Set 5 Set
맨위로