| 센터명 | 강의형태 | 강의제목 | 강의일자 /신청기간 |
상태 |
|---|---|---|---|---|
| 경북대 | 대면 | SoC 설계 특론 |
2017-08-21 ~ 2017-08-22 2017-06-16 ~ 2017-08-15 |
마감 |
| 부산대 | 대면 | SoC 검증을 위한 PCB 설계 |
2017-08-17 ~ 2017-08-18 2017-07-14 ~ 2017-08-15 |
마감 |
| 성균관대 | 대면 | Mentor-Calibre xRC |
2017-08-17 ~ 2017-08-18 2017-08-10 ~ 2017-08-15 |
마감 |
| 충북대 | 대면 | Vivado를 활용한 Xilinx FPGA 설계 실습 |
2017-08-16 ~ 2017-08-18 2017-06-23 ~ 2017-08-15 |
마감 |
| 본센터 | 대면 | 저전력 반도체 설계 구현 검증 |
2017-08-16 ~ 2017-08-18 2017-07-17 ~ 2017-08-11 |
마감 |
| 전남대 | 대면 | Verilong HDL을 활용한 16비트 마이크로프로세서 설계Ⅰ~Ⅲ |
2017-08-09 ~ 2017-08-11 2017-06-06 ~ 2017-08-08 |
마감 |
| 본센터 | 대면 | Xilinx ZYNQ Device 설계 교육(1차) |
2017-08-09 ~ 2017-08-11 2017-07-10 ~ 2017-08-07 |
마감 |
| 한양대 | 대면 | Verilog 설계 언어 중급 |
2017-08-10 ~ 2017-08-11 2017-07-17 ~ 2017-08-06 |
마감 |
| 부산대 | 대면 | CMOS Analog 전자회로설계 |
2017-08-08 ~ 2017-08-10 2017-07-05 ~ 2017-08-06 |
마감 |
| 한양대 | 대면 | Verilog HDL 언어 초급 및 설계 가이드라인 |
2017-08-08 ~ 2017-08-09 2017-07-14 ~ 2017-08-06 |
마감 |
| 광운대 | 대면 | IoT 보안 설계 |
2017-08-08 ~ 2017-08-11 2017-07-27 ~ 2017-08-06 |
마감 |
| 본센터 | 대면 | HDL Debugging Training(Verdi) |
2017-08-07 ~ 2017-08-08 2017-07-07 ~ 2017-08-03 |
마감 |
| 전북대 | 대면 | CMOS / MEMS 공정 |
2017-08-02 ~ 2017-08-03 2017-07-31 ~ 2017-08-03 |
마감 |
| 경북대 | 대면 | 컴퓨터 시스템 구조 설계 및 정량적 평가 |
2017-08-07 ~ 2017-08-08 2017-06-16 ~ 2017-08-02 |
마감 |
| 본센터 | 대면 | Star RC |
2017-08-03 ~ 2017-08-04 2017-07-06 ~ 2017-07-31 |
마감 |
| 본센터 | 대면 | IC Compiler 사용법 및 활용예 |
2017-07-31 ~ 2017-08-02 2017-06-30 ~ 2017-07-28 |
마감 |
| 경북대 | 대면 | 3D IC 회로 설계 및 CAD 알고리즘의 기초 |
2017-07-31 ~ 2017-08-04 2017-06-16 ~ 2017-07-26 |
마감 |
| 전남대 | 대면 | 딥러닝 기초 및 설계Ⅰ,Ⅱ |
2017-07-26 ~ 2017-07-27 2017-06-01 ~ 2017-07-25 |
마감 |
| 본센터 | 대면 | PrimeTime 사용법 및 활용예 |
2017-07-26 ~ 2017-07-28 2017-06-26 ~ 2017-07-24 |
마감 |
| 충북대 | 대면 | Verilog 설계 언어 기초 |
2017-07-24 ~ 2017-07-27 2017-06-22 ~ 2017-07-20 |
마감 |
1 ◀ 51 52 53 54 55 56 57 58 59 60 ▶ 85