| IP명 | RISC-V based Secure SoC with Hidden Bus Interconnection | ||
|---|---|---|---|
| Category | Digital | Application | SoC |
| 실설계면적 | 3㎛ X 2㎛ | 공급 전압 | 3V |
| IP유형 | Hard IP | 동작속도 | 10MHz |
| 검증단계 | Silicon | 참여공정 | MS350-1802 |
| IP개요 | Security에 대한 중요성은 높아지는 반면 Software로 보장할 수 있는 보안성은 거의 한계에 도달했다. 그로인해 Hardware로 혹은 Hardware와 Software의 조합으로 더욱 안전한 보안성을 이루려는 연구가 활발히 진행중이다. 이러한 연구 중 Secure SoC는 Hardware 레벨에서 보안취약점을 방지하기 위한 기술이다. 지금까지 구현된 Secure SoC의 core는 강력한 보안을 제공하고 있지만 SoC 내부에서 결국 일반 on-chip interconnection으로 연결되어 있기 때문에 취약점을 완벽히 방지했다고 볼 수 없다. 이 IP는 향상된 보안을 위해 hidden interconnection을 지원하는 Secure SoC이다. |
||
- 레이아웃 사진 -
|
|||