Logo

회원가입로그인 ENGLISH naver youtube  
search 

IP명 Low power test architecture including MBIST, SCAN and LBIST for STV and NTV Circuit
Category Digital Application DfT
실설계면적 4㎛ X 4㎛ 공급 전압 1.08 / 0.5V
IP유형 Hard IP 동작속도 10MHz
검증단계 Silicon 참여공정 SS65-1901
IP개요 NTV (Near Threshold Voltage) 회로는 낮은 동작 전압 영역에서 동작하여 소모전력을 획기적으로 개선하는 기술이다. NTV 영역에서는 낮은 동작 전압으로 인하여 회로의 동작 주파수 또한 줄어들지만 전력 소모 대비 회로의 성능을 계산했을 때 NTV 영역에서 최적의 효율을 보인다. 이러한 특성을 활용하여 NTV회로는 저전력 솔루션이 필요한 유비쿼터스, 내장형 의료 장비 등에 활용될 수 있을 것으로 기대된다. 하지만 NTV 회로는 낮은 동작전압으로 인하여 일반적인 전압에서 동작하는 회로와는 다른 종류의 안정성 문제가 있을 것으로 예상되며 이를 검출할 수 있는 테스트 기술이 필요할 것으로 예상된다. 이에 본 연구팀은 NTV회로의 테스트 시에 발생할 수 있는 문제점과 이를 보완할 수 있는 테스트 방법론에 대한 연구를 진행해온 바 있으며 이를 바탕으로 설계 및 검증을 진행하고자 본 연구를 계획하였다. 본 연구에서는 65nm 공정에서 동작하는 디지털 회로로 구성된 메모리 BIST와 스캔 구조, 고장진단구조 등을 포함하여 STV과 NTV 환경 모두에서 돌아갈 수 있도록 하는 칩을 계획할 연구이며 이 연구는 기존에 진행된 연구를 반영하여 검증할 뿐만 아니라 낮은 전압에서 동작하는 기존 테스트 구조의 문제점에 대해서 파악할 수 있을 것으로 기대된다.
- 레이아웃 사진 -