| IP명 | Multi-level을 갖는 ReRAM Read-out을 위한 ADC 설계 | ||
|---|---|---|---|
| Category | Mixed | Application | Analog to Digital Converter |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1V |
| IP유형 | Hard IP | 동작속도 | 2000000Hz |
| 검증단계 | Silicon | 참여공정 | SS28-2101 |
| IP개요 | 본 논문은 Multi-level cell (MLC)의 데이터를 갖는 resistance random access memory (ReRAM)의 readout 회로를 소개한다. 넓은 dynamic input range의 장점을 갖는 M-metric readout 방법을 이용하였다. 하지만 기존의 Mmetric readout 방법은 ReRAM cell의 큰 bit-line capacitor와 작은 readout 전류로 인해 동작속도에 제약이 있다. 본 논문에서는 이를 극복하기 위해 bit-line을 successive approximation 방법을 적용한 비교기를 이용한다. |
||
- 레이아웃 사진 -
|
|||