Logo

회원가입로그인 facebook naver youtube  
search 

IP Library

홈 | MPW / CDC | IP Library

"한국 반도체산업의 경쟁력"

IDEC에서 설계인력양성의 발판을 마련하겠습니다.

IP명 LDO regulator with compensating impedance stage at pass transistor gate
Category Analog Application 바이어스단
실설계면적 4㎛ X 4㎛ 공급 전압 5V
IP유형 Hard IP 동작속도 40kHz
검증단계 Simulation 참여공정 DB180-2001
IP개요 직렬형 선형 레귤레이터 중 하나인 LDO(Low Drop Output) 는 리플과 잡음이 작아서 정밀 계측회로에 많이 쓰이지만, 시스템 응답의 안정성을 확보하기 위한 보상회로가 필요하다. 수동소자로 이루어진 보상회로는 소자의 값이 크기 때문에 집적화가 불가능하며 이로 인해 외부 소자가 추가로 필요해진다. 본 논문에서는 이러한 문제를 해결하기 위해 능동회로로 보상이 이루어진 LDO 레귤레이터를 제안하고 있다. 제안된 회로는 기존의 LDO에 보상 경로를 추가하여 저주파에 극점을 추가하여 안정한 시스템 응답을 구현하였다. 회로는 CMOS 0.18㎛ 공정에서 1.25~1.8V 공급전압에 1.2V 출력으로 설계되었으며 아날로그 타입으로 설계되었으며 30mA 로드에서 1.2uV/V의 라인 레귤레이션과 부하전류가 0mA에서 30mA까지 변할 때 0.108uV/mA의 로드 레귤레이션을 보였다.
- 레이아웃 사진 -