IP명 | A Low Phase Noise Integer-N Frequency Synthesizer | ||
---|---|---|---|
Category | Analog | Application | PLL |
실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1V |
IP유형 | 동작속도 | 2.4GHz | |
검증단계 | Silicon | 참여공정 | SS28-1901 |
IP개요 | 위상 잡음과 저전력 소모는 RF 송수신기 성능에서 위상 고정 루프(PLL) 설계를 고려할 때 중요한 요소이다. 제안 된 주파수 합성기의 위상 잡음 특성은 큰 tunning 범위를 작은 VCO 이득을 갖는 sub-band 범위로 나누어 향상시킬 수 있다. | ||
- 레이아웃 사진 - |