| IP명 | Digital Low dropout Voltage Regulator | ||
|---|---|---|---|
| Category | Analog | Application | LDO for low supply SoC |
| 실설계면적 | 4㎛ X 1㎛ | 공급 전압 | 1.2V |
| IP유형 | Hard IP | 동작속도 | 50MHz |
| 검증단계 | Silicon | 참여공정 | HM-1904 |
| IP개요 | 고성능 SoC에 대한 수요가 커지면서, 에너지 효율 극대화 하기 위한, Dynamic Voltage Scaling (DVS) 기술을 적극적으로 사용하고 있음. 기존의 SoC의 안정적인 전압을 공급하기 위해 Analog LDO가 많이 사용 되었으나, DVS로 인해 supply voltage가 낮아질 경우, 안정적인 동작을 하는데 문제가 있기 때문에, digital LDO 에 대한 수요가 증가하고 있음. 현재까지 많은 digital LDO가 제안 되었으나, 여전히 한계점이 있으므로, 본 Tapeout은 기존 구조들의 한계점을 극복하는 아이디어를 검증하고자 진행하였음. |
||
- 레이아웃 사진 -
|
|||