IP명 | 저전력 저지터 고속 지연 동기 회로 | ||
---|---|---|---|
Category | Mixed | Application | consumer electronics |
실설계면적 | 1.55㎛ X 1.6㎛ | 공급 전압 | analog 3.3 / digitalV |
IP유형 | Hard IP | 동작속도 | 10MHz |
검증단계 | Simulation | 참여공정 | TJC180-125(13-08) |
IP개요 | 본 연구에서는 fully-differentail 구조를 사용하지 않고, 기존의 Cyclic ADC에 비해 노이즈를 감소시킨 Cyclic ADC를 설계, 이미지 센서에 적용하고자 한다. 설계할 이미지 센서는 QCIF급 해상도를 만족하며 10bit Cyclic ADC가 적용되어 수백 frame/s 이상의 frame rate를 가질 계획이다. | ||
- 레이아웃 사진 - |