IP명 | time amplifier circuit for TDC | ||
---|---|---|---|
Category | Analog | Application | Time to digital converter (TDC) |
실설계면적 | 0.9㎛ X 0.3㎛ | 공급 전압 | 1.8V |
IP유형 | Hard IP | 동작속도 | 20MHz |
검증단계 | Simulation | 참여공정 | MS180-1402 |
IP개요 | 본 IP는 미세 시간 측정을 위한 time-amplifier이다. 입력 시간차를 일시적으로 전위차로 변경한 후, 다시 voltage controlled delay line의 컨트롤 전압으로 사용하여 다시 시간차의 출력을 뽑아내는 구조이다. 본 회로의 시간 이득은 VCDL의 buffer수에 비례하기 때문에, 미세 시간 입력에 대한 고 이득 출력을 얻을 수 있다. 또한, 각 Stage에 따른 다중 이득 출력을 동시에 얻을 수 있다. 제안되는 time-amplifier는 pipeline-TDC에 사용될 수 있으며, 적용되는 TDC는 ADPLL 혹은 Time domain TDC 등의 application에서 활용 가능하다. 입력 클락 속도 환경은 20MHz에서 수행되었으며, input time range는 20ps, 목표 이득은 20, 그리고 동시 4단계 gain을 얻을 수 있도록 설계하였다. | ||
- 레이아웃 사진 - |