| IP명 | Ultra low column fixed pattern noise in 60fps QVGA CMOS image sensor | ||
|---|---|---|---|
| Category | Mixed | Application | CIS |
| 실설계면적 | 2.35㎛ X 2.35㎛ | 공급 전압 | 1.8/3.3VV |
| IP유형 | Hard IP | 동작속도 | 25MHz |
| 검증단계 | Silicon | 참여공정 | TJC180-1401 |
| IP개요 | 본 설계는 TowerJazz 0.18um CIS 공정을 통하여 pixel array 와 multiple column-parallel SAR ADC 를 merge 하여 high speed 동작과 low power consumption 을 확인하며, 위 언급되어진 multiple column-parallel 구조의 CFPN 영향을 최소화하기 위하여, 본 설계에서 제안되어진 comparator offset calibration 의 효과를 출력 image data 를 통하여 검증하고자 한다. 제안되어진 구조는 wireless sensor node 로서 동작하기 적합한 구조로 특히 low power, high speed design 분야에 유용하게 쓰일 것으로 예상된다. 또한, 본 설계를 바탕으로 analog CDS block 을 추가하고 low noise technique 을 연구 적용하여 완성도를 높이고자 한다. | ||
|
- 레이아웃 사진 -
|
|||