| IP명 | Slew rate enhanced buffer for LDO | ||
|---|---|---|---|
| Category | Analog | Application | LDO |
| 실설계면적 | 5㎛ X 2㎛ | 공급 전압 | 1.2V |
| IP유형 | Soft IP | 동작속도 | 1MHz |
| 검증단계 | Simulation | 참여공정 | DB110-1401 |
| IP개요 | LDO regulator는 error amp. 를 통해 feedback 전압을 고정시켜 출력전압을 생성하고, power transistor를 통해 load 에서 필요한 만큼의 전류를 공급하게끔 동작한다. 일반적으로 low-dropout regulator 는 큰 부하 전류를 구동하기 위해 error amplifier 다음에 power transistor 를 사용한다. 이때 power transistor 는 큰 기생 capacitance 를 가지기 때문에 transient 특성을 악화 시킨다. 이를 개선하기 위해 high SR 를 갖는 amp.구조를 사용하였고, 추가적으로 high gain 을 갖는 구조 amp 를 추가하여, 개선된 SR 를 갖는 회로를 설계 하고자 한다. | ||
|
- 레이아웃 사진 -
|
|||