| IP명 | GALS와 DVFS를 적용시키기 위한 시스템 개발 | ||
|---|---|---|---|
| Category | Analog | Application | consumer electronics |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1.2V |
| IP유형 | Hard IP | 동작속도 | 5GHz |
| 검증단계 | Simulation | 참여공정 | SS65-126(13-09) |
| IP개요 | 5GHz에서 동작하는 Multiplying Delay locked loop를 이용한 고속 클럭 동기화 회로 | ||
|
- 레이아웃 사진 -
|
|||