들어가며

  저자들은 광주과학기술원 전기전자컴퓨터공학부 반도체 소자 시뮬레이션 연구실에서 연구하고 있습니다. 이번 기고문을 통해서 2019년 동안 발표된 반도체 소자 시뮬레이션 관련 연구 동향을 소개하고자 합니다. 흔히 TCAD(Technology Computer-Aided-Design)라고도 불리는 반도체 소자 시뮬레이션은 산업계 및 학계 모두에서 반도체 소자 연구를 위한 필수적인 도구로 사용되고 있으므로, 이러한 동향 파악이 반도체 소자나 회로를 연구하시는 독자들에게 도움이 되기를 희망합니다.

조사 방법

  2019년에 나온 모든 학술 저작물을 다 파악하는 것은 매우 어려운 일일 것입니다. 이 기고문에서는 IEEE Transactions on Electron Devices(이하 IEEE TED)를 대상으로, 반도체 소자 시뮬레이션과 관련된 논문들을 조사해 보았습니다. IEEE TED는 반도체 소자 분야에서 권위 있는 학술지이기 때문에 어느 정도의 대표성을 가지고 있을 것이라 생각합니다. 좀 더 구체적으로, IEEE TED의 2019년 1월호부터 10월호까지 출판된 논문들에 대해 조사하였으며, 시뮬레이션의 비중이 높은 논문들 위주로 골라 보았습니다. 적용 대상에 따라 로직 소자, 메모리 소자, 화합물 반도체 소자, 저차원 신물질 등으로 분류해 보았습니다. 태양전지 및 광전자 소자에 대해서도 상당한 수의 논문들이 발표되고 있으나, 이번 기고문의 분석에서는 포함하지 못하였습니다. 또한 회로 설계에 활용되는 컴팩트 모델에 대한 논문들은 제외하고 조사하였음을 미리 밝힙니다.

마지막으로, 이 기고문에서는 내용만 요약하고 논문의 그림들을 싣지 않았습니다. 관심 있는 독자들은 직접 ieeexplore.ieee.org 사이트 등을 통하여 해당 논문들을 읽어보기를 권합니다.

로직 소자

  발표된 논문의 수로 볼 때, 가장 많은 시뮬레이션 관련 논문이 다룬 소자는 역시 로직 소자일 것입니다. 먼저 현재 널리 사용되는 FinFET에 대한 논문들을 찾아볼 수 있습니다. 10 nm 이하 공정에서 STI 물질에 따른 IOFF 특성을 분석한 논문 [1], random dopant variation에 대해 다룬 논문들 [2,3], multisubband Monte Carlo 시뮬레이션을 통해 FinFET의 전류 특성을 계산한 논문 [4], 기계적인 스트레인과 양자 효과, 그리고 fin 스케일링이 NBTI 특성에 미치는 영향을 예측할 수 있는 시뮬레이터 개발에 대한 논문 [5,6], 공정 상의 산포에 의한 컨택 저항의 산포를 금속-반도체 전극과 금속-계면층-반도체 전극에 대해 고려한 논문 [7] 등을 찾아볼 수 있습니다. 또한 조만간 양산에 적용될 것으로 보이는 nanosheet에 대한 논문들 중에는, spacer 구조와 물질 특성에 따른 특성의 변화를 살펴보거나 [8], 소스/드레인을 금속으로 대체한 경우에 성능이 어느 정도까지 향상되는지 [9] 예상하였습니다. Nanosheet 소자의 게이트 sidewall spacer를 IOFF 관점에서 최적화하는 연구[10]와 stacked nanosheet 소자의 스트레인 효과에 대한 연구 [11] 역시 이루어졌습니다. 이러한 연구들은 앞으로 다가올 3 nm 노드 개발에 참고가 될 수 있을 것으로 보입니다. 소자 구조 측면에서는 vertical GAA 소자에 대한 논문들[1,12,13]도 발표되었습니다.

  앞 문단에서는 양산 중이거나 가까운 미래에 양산될 소자에 대한 TCAD 시뮬레이션 논문들을 다루었습니다. 이와는 다른 연구 방향으로, steep-slope을 실현하기 위한 소자들에 대한 연구가 있습니다. 먼저 NCFET이 있겠습니다. 참고문헌 [14]에서는 Poisson 방정식을 풀어서 얻은 포텐셜을 바탕으로 WKB 근사를 적용하여서 NCFET의 터널링 전류를 계산하였습니다. 채널 길이에 따른 단채널 효과를 ferroelectric과 insulator 사이 금속층의 유무에 따라 분석[15]하기도 하였습니다. Parasitic capacitance가 NCFET의 동작에 미치는 영향을 상온(300 K)에서부터 고온(400 K)까지의 범위에 대해서 살펴본 논문[16]도 발표되었습니다. Ferroelectric capacitor의 스위칭 특성을 살펴보기 위한 Monte Carlo 시뮬레이션[17]이 수행되기로 하였습니다. NCFET 이외에도 여러 가지 steep-slope 소자들이 다루어졌는데, 그 중에는 feedback FET [18]나 다양한 TFET 구조들 [19,20,21,22], IMOS [23] 등이 있었습니다.

메모리 소자

  로직 소자만큼이나 메모리 소자에 대한 연구도 중요할 것입니다. 그렇지만, 상대적으로 논문의 숫자는 차세대 로직 소자에 비해 적은 편으로 나타납니다. NAND 소자에 대해서는 소자 시뮬레이션 관점에서 다룬 논문은 발표되지 않았으며, DRAM의 경우에는 1T DRAM 구조[24,25,26]에 대한 논문들을 찾아볼 수 있었습니다. MSET이라는 소자 구조를 채용한 SRAM의 동작에 대한 논문[27]도 볼 수 있었습니다.

  RRAM에 대한 논문으로는 여러 개의 RRAM 셀들로 이루어진 array에 대한 시뮬레이션을 슈퍼컴퓨터를 사용하여 수행한 논문[28]이 있었으며, 대표적인 RRAM 물질인 HfO2에 산소 공급층의 유무가 소자 신뢰성에 미치는 영향을 분석한 논문[29]도 찾아볼 수 있습니다. 은 이온의 움직임을 통해 volatile RRAM을 구현하는 것에 대한 논문[30]도 있었습니다. 이러한 RRAM에 대한 연구에서는 구체적인 내용은 다르더라도 공통적으로 Monte Carlo 접근법이 채용되고 있었습니다. PCRAM에 대한 논문도 소수 발표되었습니다. 한 가지 메모리 소자에 대해 덧붙이자면, 비록 2019년 IEEE TED에는 상대적으로 적은 수의 메모리 소자 논문이 발표되었지만, in-memory computing이 큰 화두로 등장하고 있기에, 이러한 경향은 2020년에는 바뀔 수 있다고 전망됩니다.

화합물 반도체 소자

  화합물 반도체 소자 분야에서는 물질 별로 나누어 다루는 것이 편리할 것 같습니다. 참고문헌 [31]에서는 GaN HEMT 내부의 barrier 층의 일부를 recess하여 Gunn 도메인을 생성시키고, 이를 통해서 잠재적으로 고주파에서의 발진이 가능함을 시뮬레이션으로 보였습니다. Schottky 다이오드로 이루어진 varactor의 tuning ratio와 Q factor를 시뮬레이션한 논문[32]이 발표되었습니다. 또한 multisubband Boltzmann solver를 통해 GaN HEMT의 차단 주파수 특성을 계산한 논문[33]도 찾을 수 있습니다. Si 기판 위에 제작된 GaN HEMT의 self-heating 효과를 Monte Carlo 시뮬레이션을 통해 연구한 논문[34]이 발표되었고, 온도에 따른 substrate loss를 시뮬레이션한 논문[35]도 찾아볼 수 있었습니다. 그리고 짧은 채널을 가진 GaN HEMT의 self-heating 효과[36]도 연구되었습니다. 탄소 도핑이 AlGaN/GaN HEMT의 항복 전압 특성에 미치는 영향을 분석하고 항복 전압을 향상시키는 방안을 제안하는 논문[37,38]이 발표되었습니다. Schottky 타입 p-GaN gate HEMT를 스위칭시키는 조건에서 IOFF 특성을 계산하고 측정과 비교한 논문[39]과 kink 효과를 고온 전자를 가지고 설명하고자 하는 논문[40]도 발표되었습니다.

  SiC에 대한 논문들도 다수 출판되었습니다. 그 중 일부만 소개해 보면, SiC super-junction MOSFET의 drift 영역에 수직 방향으로 변화하는 도핑을 도입하여 항복 전압과 RON 사이의 tradeoff 특성을 향상시키려는 시도[41]가 있었습니다. 참고문헌 [42]는 SiC VDMOSFET에 floating islands를 도입한 구조를 다루었습니다. Super-junction MOSFET의 pilar 부분에 SiC를 부분적으로 도입하는 아이디어가 참고문헌 [43]에서 제안되었습니다.

  이 분야의 대부분의 논문들은 GaN과 SiC 기반한 소자들을 다루고 있었습니다. 예외적으로 산화갈륨 HEMT의 다양한 성능 지표들을 GaN HEMT와 비교한 논문[44]이 발표되었습니다.

저차원 신물질

  저차원 신물질은 지난 몇 년 동안 매우 큰 관심을 받아온 연구 분야입니다. 참고문헌 [45]에서는 Monte Carlo 기법으로 그래핀에서의 전자 이동도와 saturation 속도를 얻은 후, 이러한 정보를 바탕으로 그래핀 FET의 RF 특성을 계산하였습니다. Silicene/germanene 나노리본으로 만들어진 interconnects의 전자 수송 특성이 참고문헌 [46]에서 계산되었습니다. 또 다른 2차원 물질인 C3N으로 만들어진 FET의 특성은 참고문헌 [47]에서 다루었습니다. Te으로 이루어진 2차원 물질인 Tellurene으로 만들어진 FET에 대한 유사한 연구[48]도 찾아볼 수 있습니다. 1차원 물질인 탄소나노튜브를 가지고 만든 TFET의 성능을 시뮬레이션하는 논문들[49,50,51]도 몇 편 찾아볼 수 있습니다.

마치며

  지금까지 2019년에 출판된 IEEE TED 논문들을 바탕으로 반도체 소자 시뮬레이션이 반도체 소자 연구에 어떻게 활용되고 있는지 살펴보았습니다. 모든 연구 활동을 파악할 수는 없더라도 독자들에게 커다란 흐름을 잡을 수는 있는 시작점이 되기를 희망합니다. 각 분야 별로 짧게 요약해 보겠습니다.

  1) 로직 소자에서는 FinFET이나 nanosheet 등의 구조에 대한 최적화 문제의 해법을 제시하는데 소자 시뮬레이션이 사용되고 있습니다. Steep-slope 소자에 대한 연구는 활발하지만, 실제 공정으로 제작되기 어려운 형태의 소자들이 제안되기도 합니다.

  2) 양산되는 메모리 소자에 대한 논문은 찾아보기 어려우며, RRAM이나 PCRAM에 대한 논문들이 메모리 분야에서는 주를 이루고 있습니다.

  3) GaN과 SiC에 기반한 전력 소자에 대한 연구가 상당히 활발하게 이루어지고 있으며, 항복 전압 등의 성능 최적화를 위해서 소자 시뮬레이션이 적용되고 있습니다.

  4) 저차원 신물질은 그래핀이나 h-BN, MoS2와 같이, 지난 몇 년간 활발히 연구되어 온 물질들에 대한 관심은 줄어들고, 더 최근에 보고되고 있는 물질들에 대한 시뮬레이션들이 수행되고 있습니다.

마지막으로, IEEE TED의 Editor-In-Chief인 Giovanni Ghione 교수는 최근 발표된 editorial[52]을 통해서 TCAD 결과에 기반한 원고들이 가져야 할 질적인 요구 사항에 대해서 일목요연하게 제시하였습니다. IEEE TED에 논문 제출을 고려하시는 독자들에게는 유용한 정보가 될 것이라 판단됩니다.

• 
  홍 성 민 부교수

  • 소속  광주과학기술원 전기전자컴퓨터공학부
  • 주 연구분야  반도체 소자 시뮬레이션
  • 이메일  smhong@gist.ac.kr
  • 홈페이지  https://sites.google.com/view/gist-sdsl/