IC Design Education Center(IDEC)
|
MPW(Multi-Project Wafer) 삼성 65nm 공정용
아날로그 셀 라이브러리 (Analog Cell Library; ACL)
제작 배포(서울대)
|
| |
『서울대학교 혼성신호IC및시스템(MICS) 연구실, 트랜지스터 지식이 없이도 아날로그 IC를 설계할 수 있는 아날로그 셀 라이브러리 (Analog Cell Library; ACL)을 IDEC MPW(Multi-Project Wafer)의 삼성 65nm 공정용으로 제작 및 배포』
|
서울대학교 전기정보공학부 김재하 교수의 혼성신호IC 및 시스템 연구실(이하 MICS 연구실, http://mics.snu.ac.kr)은 아날로그 IC의 대표적인 예인 위상동기루프(Phase-Locked Loop; PLL)를 트랜지스터 기반이 아닌 셀 기반으로 쉽게 설계하고 이를 실제 칩으로 제작할 수 있는 아날로그 셀 라이브러리(Analog Cell Library; ACL) 및 모델 기반의 설계방법을 KAIST 반도체설계교육센터(IDEC, 소장 박인철)를 통해 국내 각 대학에서 사용할 수 있도록 배포를 시작했다고 밝혔다. 이 ACL을 활용하면, IDEC의 대학 칩제작 지원 프로그램에서 제공되는 삼성 65nm CMOS 공정을 통해, 원하는 PLL을 빠르면 단 하루만에 설계하고 최종 GDSII 파일을 제출할 수 있다.
IC 설계는 다루는 신호의 성격에 따라 크게 아날로그 IC와 디지털 IC의 설계로 나뉘어지는데, 디지털 IC는 설계자동화툴의 발전에 힘입어 마이크로프로세서 등 복잡한 시스템도 모델과 표준 셀 라이브러리(standard cell library)를 활용해 단기간에 개발이 가능한 반면, 아날로그 IC는 상대적으로 작은 회로임에도 불구하고, 설계자의 직관과 경험, 수작업에 의존한 기존 설계 방식 때문에 사물 인터넷(IoT) 등 아날로그 회로가 다수 필요한 응용분야에서 큰 걸림돌로 여겨져 왔다. 이번에 서울대학교 MICS 연구실에서 배포하는 ACL은, 셀기반의 설계방식이 디지털 설계 뿐만 아니라 아날로그 설계에도 적용될 수 있다는 것을 처음 보였다는 데에 큰 의미가 있다.
즉, 아날로그 IC도 디지털 IC처럼 동작기술언어(behavioral language)를 통해 원하는 동작을 모델로 기술하고, 모델 기반의 시뮬레이터를 통해 그 성능을 확인한 후, 셀 라이브러리와 합성툴, P&R 툴을 통해서 트랜지스터 수준의 회로에 대한 전문가적 이해가 없이도 쉽게 IC의 설계, 검증, 제작이 가능한 길이 열린 것이다. ACL은 모델기반 시뮬레이터로는 사이언티픽아날로그사(Scientific Analog, Inc., http://www.scianalog.com)의 XMODEL을 사용하며, 합성 및 P&R툴로는 Synopsys사의 Design Compiler과 IC Compiler를 사용한다.
이 ACL을 활용하면 8GHz 대역의 LC PLL 또는 1~2GHz 대역의 ring PLL을 다양한 아이디어로 설계할 수 있으며, 김재하 교수의 MICS 연구실은 이미 이를 활용해 설계한 IC 들을 ISSCC, VLSI 등 세계 최정상급 학회에 발표하여 그 성능의 우수성을 인정받은 바 있다. 제공된 ACL은 현재 삼성 65nm 공정 사용을 위한 비밀유지계약을 체결한 설계자에 한해 KAIST, 한양대 등 10개 대학교 11개의 연구실에서 설계에
활용하고 있다.
김재하 교수는 “이 ACL이 대학들이 아날로그 설계인력 양성에 필요한 교육기간을 단축시키고, 기업들이 빠른 시장 변화에 대응한 아날로그 IC 제품을 적기에 개발하는데 도움을 주기를 기대한다.”라고 말했다. 김재하 교수는 아날로그 모델기반 시뮬레이터인 XMODEL을 개발한 사이언티픽아날로그사의 창업자이기도 하다. XMODEL은 20개 이상의 국내외 기업과 대학들에서 활발하게 사용하고 있다.
IDEC은 멀티프로젝트웨이퍼(MWP) 칩 제작 지원, 반도체설계자동화(EDA) 툴 지원, 다양한 교육프로그램을 제공하면서 학교와 기업을 연결하는 역할을 하고 있다. 박인철 IDEC 소장은 "이 ACL로 인해 아날로그 설계의 초점이 단위회로 설계에서 지능형 반도체를 위한 시스템 설계로 옮겨가기를 기대한다“면서, ”국내 지능형 반도체 분야 엔지니어 양성을 위한 좋은 발판이 마련되었다 "고 말했다.
|
|
|
이의숙 (ys****)
인쇄 
