강의목표
○ SoC 구성 요소, IP 재사용, HW/SW co-design 및 설계 trade-off를 설명한다.
○ clock/reset, timing, pipeline, memory hierarchy를 SoC 관점에서 해석한다.
○ AMBA bus hierarchy와 APB·AHB·AXI의 역할 및 AXI transaction 원리를 비교한다.
○ advanced AXI와 Zynq PS-PL 구조에서 address, control path, data path를 추적한다.
강의개요
본 과정은 1일차에는 SoC 구성과 디지털 시스템 기초, 2일차에는 AMBA/AXI 인터커넥트와 transaction 원리, 3일차에는 advanced AXI와 Zynq PS-PL 시스템 아키텍처를 다룬다.
개별 신호 암기보다 processor, memory, peripheral 사이의 주소 기반 통신과 system-level control/data flow를 구조적으로 이해하는 데 중점을 둔다.
참고사항
♦ 재직자 중 기간 내에 신청하지 못한 분은 담당자에게 메일보내주시기 바랍니다.
♦ 강의자료, 줌 강의실 정보는 강의 하루 전 메일로 발송됩니다.
♦ 출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다.
♦ 수강신청 기간 내에 홈페이지에서 수강 취소해야 정상 취소처리 됩니다.
♦ 1개 교육에 대해 전일 결석시, 향후 8개월간 수강 신청이 자동으로 제한되며, 기존 수강신청도 전면 취소됩니다
강좌상세
| 일자 |
2026-08-12 |
시간 |
10:00 ~ 12:00 |
강사 |
이호섭 조교수 금오공과대학교 |
| 내용 |
(초급)
○ SoC 정의와 구성: processor, memory, accelerator, peripheral, interconnect
○ multi-chip에서 SoC로의 통합, IP reuse, platform-based design, time-to-market
○ HW/SW co-design, PPA·비용·NRE·수율 trade-off와 SoC 개발 flow
|
| 일자 |
2026-08-12 |
시간 |
13:00 ~ 17:00 |
강사 |
이호섭 조교수 금오공과대학교 |
| 내용 |
(초급)
○ software 실행과 전용 hardware 처리, 조합논리·순차논리·상태 저장의 차이
○ clock·period·frequency, propagation delay, reset, critical path와 timing constraint
○ pipeline·parallelism, latency·throughput, on-chip memory hierarchy와 memory port 구조
|
| 일자 |
2026-08-13 |
시간 |
10:00 ~ 12:00 |
강사 |
이호섭 조교수 금오공과대학교 |
| 내용 |
(중급)
○ on-chip interconnect의 필요성, bus cycle·transfer·transaction, control/data path
○ AMBA evolution과 APB·AHB·AXI·AXI4-Lite·AXI4-Stream의 역할 비교
○ Master/Slave, arbitration, bridge, address decoding, MMIO와 register map
|
| 일자 |
2026-08-13 |
시간 |
13:00 ~ 17:00 |
강사 |
이호섭 조교수 금오공과대학교 |
| 내용 |
(중급)
○ AXI five channels(AW/W/B/AR/R), source/destination과 VALID/READY handshake
○ read/write dependency, backpressure, deadlock 방지, transfer와 transaction 구분
○ burst/response: LEN·SIZE·BURST, FIXED/INCR/WRAP, WSTRB, LAST, 4KB boundary
|
| 일자 |
2026-08-14 |
시간 |
10:00 ~ 12:00 |
강사 |
이호섭 조교수 금오공과대학교 |
| 내용 |
(중고급)
○ multi-master/multi-slave interconnect, multiple outstanding, transaction ID와 response routing
○ ordering과 out-of-order completion, throughput/latency 및 arbitration policy
○ protection·cache·QoS·region·user attribute와 exclusive/atomic access
|
| 일자 |
2026-08-14 |
시간 |
13:00 ~ 17:00 |
강사 |
이호섭 조교수 금오공과대학교 |
| 내용 |
(중고급)
○ Zynq SoC 사례: PS/PL 역할, APU, memory, DMA, GIC, OCM, MIO/EMIO
○ PS-PL AXI interface(GP/HP/ACP), clock/reset/interrupt, address map과 data flow
○ processor-to-peripheral 접근 시나리오, HW/SW interface consistency, 종합 정리 및 Q&A
|
강의장소
온라인 zoom 강의실
담당자 연락처
|
