Logo

홈 회원가입로그인 ENGLISH naver youtube  
search 

캠퍼스 연세대-아카데미 구분 설계강좌 / Mixed / 초중급 / 이론 마감
강의제목 초고속 유선 통신(Wireline) 인터페이스 회로 설계
강의일자 2026-08-11 ~ 2026-08-13 신청 및 취소기간 2026-08-05 00:00 ~ 2026-08-10 23:59
강의형태 온라인 신청현황 29/45명
수강료(일반) 무료 수강료(학생) 무료
수강대상 기업 실무자 및 전자전기공학 학부 3학년 이상
사전지식
선수과목
전자회로 1/2, 회로이론, 디지털논리회로, 아날로그집적회로(권장), 신호 및 시스템(권장)
강의목표

본 강좌는 학부 고학년 및 대학원 진학 예정자를 포함한 폭넓은 수강생을 대상으로, 초고속 Wireline Transceiver 동작의 기본 원리부터 학습한다. NRZ/PAM 신호방식과 Channel 특성(Loss, ISI)을 이해하고, 이를 극복하기 위한 Equalization 기법(FFE, CTLE, DFE)과 Clocking 회로(PLL, CDR)의 동작원리를 이론적으로 습득한다. 또한 Die-to-Die(D2D), 칩렛 인터페이스 등 최신 기술 동향을 살펴보고 이를 위해 필요한 회로 구조에 대해서 학습한다.

강의개요

●Wireline Transceiver의 기본 구성요소와 신호방식(NRZ/PAM)을 학습한다.
●Channel 손실 및 ISI를 극복하기 위한 Equalizer(FFE/CTLE/DFE) 이론을 학습한다.
●Clocking 회로(PLL/CDR)의 동작원리를 학습한다.
●최신 기술(칩렛, D2D 등) 동향에 대해서 살펴본다.

참고사항

♦ 출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다.
♦ 수강신청 기간 내에 홈페이지에서 수강 취소해야 정상 취소처리 됩니다.
♦ 1개 교육에 대해 전일 결석시, 향후 8개월간 수강 신청이 자동으로 제한되며, 기존 수강신청도 전면 취소됩니다

강좌상세
일자 2026-08-11 시간 09:30 ~ 11:30 강사 추민성 조교수 연세대학교
내용 ● 유선 통신 시스템 개요 및 Wireline Transceiver 구조
● NRZ/PAM Signaling 기초
● Serial Link 기본 구성 (TX/RX Datapath)
일자 2026-08-11 시간 13:00 ~ 15:00 강사 추민성 조교수 연세대학교
내용 ● Channel 특성 및 Loss, ISI 개념
● Equalization 필요성 및 개념
● Clocking Architecture 개요
일자 2026-08-12 시간 09:30 ~ 11:30 강사 추민성 조교수 연세대학교
내용 ● DSP-based TRX Architecture
● TX Feedforward Equalizer (FFE) 이론
일자 2026-08-12 시간 13:00 ~ 15:00 강사 추민성 조교수 연세대학교
내용 ● RX CTLE (Continuous Time Linear Equalizer) 이론
● RX DFE (Decision Feedback Equalizer) 이론
일자 2026-08-13 시간 09:30 ~ 11:30 강사 추민성 조교수 연세대학교
내용 ● TX/RX Clocking 회로의 필요성
● Phase-Locked Loop (PLL) 이론
● Clock and Data Recovery (CDR) 이론
일자 2026-08-13 시간 13:00 ~ 15:00 강사 추민성 조교수 연세대학교
내용 ● Chiplet Interface 개념
● Die-to-Die (D2D) Interface 및 최신 기술 동향
강의장소

온라인 zoom 강의실

담당자 연락처

     마감

로그인 후 신청 가능합니다.