Logo

회원가입로그인 ENGLISH naver youtube  
search 

IP명 ΔΣ Modulator using Digital-domain Error-feedback
Category Analog Application read-out, IO circuit for memristor array
실설계면적 4㎛ X 4㎛ 공급 전압 1, 1.8V
IP유형 Hard IP 동작속도 50MHz
검증단계 Silicon 참여공정 SS28-2001
IP개요 본 논문은 기존의 analog quantization error feedback (AQEF)의 단점을 극복하기 위해 digital로 구현한 Low-power delta-sigma modulator로 설계되었다. 4차 산업
시대가 도래함에 따라 sensor application을 이용한 wireless communication system은 자율 주행 자동차나 인공지능 머신 비전 등과 같은 high-technology에 필수적으로 사용되고 있다. 이와 같은 센서들은 무선으로 신호를 받아서 작동하기 때문에 배터리가 필요하며 오랜 시간 동작하기 위해서 저전력 설계가 필요하면서 송신되는 신호의 정보가
왜곡을 갖지 않도록 medium-resolution, medium-operating frequency인 analog to digital convertors (ADCs)를 필요로 한다. 따라서 전력 소모량은 유전원상황과 같은 일반적인 ADC 구조보다 훨씬 더 적게 필요로 하기 때문에 저전력 구조가 반드시 필요하다. 그러나 배터리 기술의 개선 속도는 상대적으로 느리기 때문에 제한된 공간에 탑재 될 수 있는 배터리 용량은 한계를 가지기 때문에 사용 할 수 있는 전력량은 제한된다. 이와 같은 상황에서 회로 설계자는 제한된 배터리 전력량에서 최대한 긴 시간 동안 원하는
성능을 보장할 수 있도록 low-power에 최적화 된 저전력 회로 설계를 해야 한다. 제안하는 Delta-Sigma modulator는 기존의 quantization error (QE) 를 analog error feedback이 아닌 quantization 후 추가적인 quantizer를 이용해서 Digital to analog converters (DACs) 값을 이용해 구현되었다. Digitaldomain에서 보완을 통해 NTF에 추가적인 1st order noise shaping을 얻을 수 있었고, quantizer 입력 단에서 digital filter를 추가해서 signal swing을 줄이고, dynamic range를 넓혔다. 설계한 회로는 매그나 180nm 공정을 이용했으며 1.8V 전원을 이용했고 동작 속도는 20MHz로 설계 됐다.
- 레이아웃 사진 -