| IP명 | Low-Noise Digital Phase Locked Loop using Reference Multiplication | ||
|---|---|---|---|
| Category | Mixed | Application | RF transceiver |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1.2V |
| IP유형 | Hard IP | 동작속도 | 5200000000Hz |
| 검증단계 | Silicon | 참여공정 | SS65-1401 |
| IP개요 | 기준 주파수 증폭기를 사용하여 기준 주파수를 높이면서 동시에 기준 주파수 스퍼를 제거하는 능동 필터를 가진 위상지연동기 루프 | ||
|
- 레이아웃 사진 -
|
|||