| IP명 | WL to BL Positive Feedback Sensing Scheme for PRAM | ||
|---|---|---|---|
| Category | Analog | Application | Memory |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1V |
| IP유형 | Hard IP | 동작속도 | 100MHz |
| 검증단계 | Silicon | 참여공정 | SS28-2001 |
| IP개요 | 본 IP는 차세대 메모리 중 하나인 phase change random access memory (PRAM)의 읽기 동작 시 word line (WL) to bit line (BL) 간 capacitive coupling을 이용하여 positive feedback이 발생하게 함으로써 sensing margin을 boosting하는 sensing scheme에 대한 것이다. | ||
- 레이아웃 사진 -
|
|||