| IP명 | A 3.5GS/s/lane MIPI C-PHY TX with 28 nm CMOS process | ||
|---|---|---|---|
| Category | Analog | Application | Transmitter |
| 실설계면적 | 1950㎛ X 4000㎛ | 공급 전압 | 1V |
| IP유형 | Hard IP | 동작속도 | 3.5GHz |
| 검증단계 | Simulation | 참여공정 | SS28-2102 |
| IP개요 | 고속, 저전력 인터페이스를 위해 4Gbps 속도의 transmitter를 설계한다. 설계된 transmitter main driver는 CML type으로 설계되엇으며, Channel간 간섭 및 에러를 보상하기 위해 equalizer를 탑재하고 있다. Transmitter 구동을 위한 Clock generator는 PLL 타입으로 lane당 4Gbps를 위해 3.5GHz의 Clock signal을 생성한다. Transmitter의 성능 확인을 위해 PRBS를 제작하였으며 signal check를 위한 PRBS checker가 있다. 이를 통해 최종 driving상태를 확인 할 수 있다. | ||
- 레이아웃 사진 -
|
|||