| IP명 | 오디오 신호 변환용 2차 Delta-sigma ADC 설계 | ||
|---|---|---|---|
| Category | Analog | Application | ADC |
| 실설계면적 | 4㎛ X 2㎛ | 공급 전압 | 12V |
| IP유형 | Hard IP | 동작속도 | 2.58MHz |
| 검증단계 | Silicon | 참여공정 | SS28-2102 |
| IP개요 | 본 설계에서는 2차 델타-시그마 모듈레이터와 데시메이션 필터를 포함하는 델타-시그마 아날로그 디지털 컨버터(ADC)를 설계하고자 한다. 적분기의 출력 스윙을 최소화 하기 위해 모듈레이터 구조에 최적화된 계수를 사용하고, 적분기에 사용될 연산증폭기를 class-AB형태의 OTA를 사용하여 2단으로 구성한다. 또한 적분기를 스위치드 캐패시터 구조로 사용하여 전력소모를 최소화한다. 데시메이션 필터는 3차 CIC 필터로 구성한다. | ||
|
- 레이아웃 사진 -
|
|||