Logo

회원가입로그인 ENGLISH naver youtube  
search 

IP명 15GHz Fractional-N Subsampling PLL Using a Voltage-Domain Quantization-Error Cancelation Technique
Category Analog Application 5G communication
실설계면적 2㎛ X 1.3㎛ 공급 전압 1.2V
IP유형 Hard IP 동작속도 15000000000Hz
검증단계 Silicon 참여공정 HM-2102
IP개요 최근 5G 상용화가 빠르게 이뤄지고 있음. 이를 위한 30GHz 대역의 fractional resolution이 가능한 신호 생성기가 필수적임. 하지만, 이 때 fractional resolution을 만들기 위한 fractional divider를 구현할 때 사용하는 DSM의 quatization noise로 인한 노이즈가 큼. 이를 해결하기 위해, digital PLL 등에서 DTC를 이용한 구조를 많이 사용함. 본 IP에서는 low noise 구조로 각광받는 SSPLL의 동작 중 발생하는 sampling voltage를 이용하여 quatization noise를 최소화하는 Voltage-Domain Quantization-Error Cancelation Technique을 이용하였음.
- 레이아웃 사진 -