| IP개요 |
제안하는 ADC는 8bit SAR ADC와 4bit 2nd-order noise-shaping SAR ADC를 1bit inter-stage redundancy를 두어 pipeline 방식으로 동작하는 ADC이다. Pipeline ADC의 경우 coarse ADC와 fine ADC를 연결하는 residue amplifier의 burden을 줄이면서 설계하는 것이 매우 중요하다. Single-amp dual-residue generation 기법을 통해 calibration이 필요 없고 저전력으로 동작하는 open-loop dynamic residue amplifier를 사용할 수 있었다. Coarse ADC에서는 sampling noise cancellation 기법을 활용하였고, fine ADC에서는 2nd-order capacitive-interpolating fully-passive noise-shaping SAR ADC를 제안하여, 고해상도 저전력 ADC를 설계하였다. |
