IP명 | 고효율 에너지 소모 기반의 증폭기를 이용한 고해상도 Pipelined-SAR ADC | ||
---|---|---|---|
Category | Analog | Application | 모바일 IoT |
실설계면적 | 2㎛ X 2㎛ | 공급 전압 | 1.2V |
IP유형 | Hard IP | 동작속도 | 10MHz |
검증단계 | Simulation | 참여공정 | HM-2103 |
IP개요 | 제안하는 ADC는 고효율 에너지 소모 기반의 증폭기를 이용하여 고해상도 pipelined-SAR 구조로 동작한다. 고해상도 pipelined-SAR ADC는 낮은 노이즈 레벨은 지니는 residue amplifier 설계가 중요하며, 이를 달성하기 위해서는 많은 에너지를 residue amplifier에서 소모하여야 한다. 효율적인 에너지 소모를 하는 ADC 설계를 위해서는 고효율 에너지 소모 기반의 residue amplifier 설계가 필수적이며, 개선된 floating inverter amplifier를 이용하여 구현하였다. 제안하는 ADC의 coarse-stage와 fine-stage는 각각 6 bit와 8 bit의 총 14 bit ADC로 설계되었으며, 1 bit redundancy를 두었다. | ||
- 레이아웃 사진 - |