IP명 | 선형성과 잡음을 고려한 모델링을 기반으로 한 고속 및 저전력 Pipelined-SAR ADC | ||
---|---|---|---|
Category | Mixed | Application | Analog to Digital Converter |
실설계면적 | 3.587㎛ X 3.587㎛ | 공급 전압 | 1V |
IP유형 | Hard IP | 동작속도 | 1GHz |
검증단계 | Silicon | 참여공정 | SS28-2101 |
IP개요 | Dynamic amplifier를 기반으로 한 1GS/s의 pipelined SAR ADC를 설계하였다. 이때 Dynamic amplifier의 사용의 핵심 이슈로 알려진 선형성과 PVT 민감도를 억제하는 방향의 컨셉으로 설계를 진행하였다. 28nm에서 lp공정에서 진행하였고 40dB, 2mW,1GS/s의 설계 목표를 가지고 설계를 진행하였다. | ||
- 레이아웃 사진 - |