| IP개요 |
기계 학습 알고리즘의 높아진 complexity 및 이를 뒷받침하는 강력한 하드웨어 가속기(accelerator) 성능의 발전으로 인해 멀티미디어 인식의 정확도 및 속도는 크게 향상되었다. 하지만 최근 저전력 sensor node 및 mobile device에서의 low complexity에 대한 요구가 증가함에 따라 edge device에서의 기계 학습 연산을 의미하는 edge computing이 주목받고 있다. Machine learning의 기본이 되는 연산자는 MAC (Multiply-and-Accumulate)이며, 곱셈 연산은 digital arithmetic 중에서 가장 복잡도가 높은 연산에 속한다. 이에 최근의 연구에서는 edge-computing에서 요구하는 저전력 동작을 위해서 기존의 digital 기반이 아닌 analog 기반의 연산 회로가 더 유리함을 보인 바 있다. 본 회로에서는 이전에 제안한 analog 기반의 메모리, 그리고 이에 기반한 in-memory computing circuit 및 이를 이용하여 구성한 neural network processor를 기반으로 개선된 회로를 제안하고자 한다. 본 회로는 IDEC MPW S28-2102를 기반으로 설계할 예정이다. 28nm LPP 공정의 표준 전압인 1.0V를 공급전압으로 사용할 예정이며, 최대 100MHz의 주파수에서 동작된다. MAC 회로의 경우 analog 기반이지만 전체 회로의 관점에서 I/O 및 control unit을 위해 digital 회로와 혼합할 예정이므로 mixed signal 설계가 이루어질 예정이다. |
