| IP명 | A Low Supply Voltage Decision Feedback Equalizer for DRAM Interface | ||
|---|---|---|---|
| Category | Mixed | Application | 통신회로 |
| 실설계면적 | 4㎛ X 2㎛ | 공급 전압 | 1V |
| IP유형 | Hard IP | 동작속도 | 6GHz |
| 검증단계 | Simulation | 참여공정 | SS28-2102 |
| IP개요 | 기존의 DFE의 문제점을 보완하여 DRAM I/OInterface에 알맞은 저 전압 DFE를 설계하고자합니다.기존의 저 전압 DFE의 tap-weighting control 방식에서 생기는 문제점을 해결하여 DFE 성능을 개선하고 더 나아가 낮은 전압에서 고속 동작을 하도록 설계하였습니다. 이를 위해 28nm 공정에서 1V 전압을 사용하였습니다. | ||
- 레이아웃 사진 -
|
|||