IP명 | FoM 2배 갱신을 위한 6Gb/s DRAM Interface Transceiver 칩 제작 | ||
---|---|---|---|
Category | Analog | Application | Memory |
실설계면적 | 1㎛ X 1.2㎛ | 공급 전압 | 1V |
IP유형 | 동작속도 | 6GHz | |
검증단계 | Silicon | 참여공정 | HM-2003 |
IP개요 | DRAM 인터페이스로는 낮은 assembly cost와 높은 메모리 capacity를 제공하는 multi-drop channel이 사용된다. 하지만 multi-drop channel은 channel discontinuity로 인해 stub에서 큰 reflection을 발생시킨다. 이를 통해 reflective inter-symbol interference (ISI) 가 발생하고, 데이터 전송속도 향상이 제한된다. 최근에는 기존의 NRZ signaling 방법을 바꾸어 PDM signaling을 사용한 연구가 발표되었다. 해당 IP는 PDM signal을 전송하고 복구하는 PDM transceiver이다. |
||
- 레이아웃 사진 - |