| 센터명 | 강의형태 | 강의제목 | 강의일자 /신청기간 |
상태 |
|---|---|---|---|---|
| 전남대 | 대면 | CMOS Analog Layout 실습(LNA, Digital Gate) |
2016-07-25 ~ 2016-07-29 2016-07-04 ~ 2016-07-22 |
마감 |
| 전북대 | 대면 | Analog 설계 Tool 교육 |
2016-07-20 ~ 2016-07-22 2016-07-18 ~ 2016-07-22 |
마감 |
| 부산대 | 대면 | Verilog을 이용한 Digital System 설계 |
2016-07-19 ~ 2016-07-21 2016-06-10 ~ 2016-07-21 |
마감 |
| 경북대 | 대면 | 컴퓨터 시스템 구조 설계 및 시뮬레이션을 통한 평가 방법 |
2016-07-25 ~ 2016-07-25 2016-06-21 ~ 2016-07-20 |
마감 |
| 본센터 | 대면 | Low Power Flow |
2016-07-21 ~ 2016-07-22 2016-06-17 ~ 2016-07-20 |
마감 |
| 전북대 | 대면 | 리눅스 개발 환경 이해 |
2016-07-19 ~ 2016-07-19 2016-07-18 ~ 2016-07-19 |
마감 |
| 전북대 | 대면 | CMOS 아날로그 집적회로 설계 |
2016-07-13 ~ 2016-07-15 2016-07-13 ~ 2016-07-19 |
마감 |
| 광운대 | 대면 | CMOS RF 트랜시버 회로 설계 실습 |
2016-07-18 ~ 2016-07-22 2016-07-01 ~ 2016-07-17 |
마감 |
| 경북대 | 대면 | PSpice를 이용한 아날로그 Front end 설계 |
2016-07-19 ~ 2016-07-20 2016-06-21 ~ 2016-07-14 |
마감 |
| 본센터 | 대면 | Design Compiler 사용법 및 활용 예 |
2016-07-18 ~ 2016-07-20 2016-06-17 ~ 2016-07-14 |
마감 |
| 전북대 | 대면 | Verilog HDL을 이용한 하드웨어 설계 |
2016-07-12 ~ 2016-07-14 2016-07-11 ~ 2016-07-14 |
마감 |
| 경북대 | 대면 | Zynq 및 Vivado를 이용한 RTL 및 FPGA 기본 설계 실습 |
2016-07-14 ~ 2016-07-15 2016-06-21 ~ 2016-07-13 |
마감 |
| 본센터 | 대면 | HDL Debugging Training(Verdi3) |
2016-07-14 ~ 2016-07-15 2016-06-17 ~ 2016-07-12 |
마감 |
| 광운대 | 대면 | 스마트 모바일 AP기반 SoC구조 및 주변장치 응용 |
2016-07-11 ~ 2016-07-14 2016-06-28 ~ 2016-07-11 |
마감 |
| 경북대 | 대면 | 아날로그 Op-Amp 설계 |
2016-07-13 ~ 2016-07-13 2016-06-21 ~ 2016-07-07 |
마감 |
| 본센터 | 대면 | SystemVerilog Testbench |
2016-07-11 ~ 2016-07-13 2016-06-17 ~ 2016-07-07 |
마감 |
| 경북대 | 대면 | 아날로그 회로의 직관적 해석 |
2016-07-11 ~ 2016-07-11 2016-06-21 ~ 2016-07-06 |
마감 |
| 경북대 | 대면 | Mobile transceiver RFIC 설계 |
2016-07-07 ~ 2016-07-07 2016-06-21 ~ 2016-07-05 |
마감 |
| 광운대 | 대면 | 지능형 웨어러블 시스템 설계 |
2016-07-04 ~ 2016-07-07 2016-06-20 ~ 2016-07-04 |
마감 |
| 부산대 | 대면 | CPU 설계 및 응용 |
2016-07-05 ~ 2016-07-07 2016-06-10 ~ 2016-07-03 |
마감 |
1 ◀ 61 62 63 64 65 66 67 68 69 70 ▶ 85