| 캠퍼스 | 강의형태 | 강의제목 | 강의일자 /신청기간 |
상태 |
|---|---|---|---|---|
| 충북대 | 대면 | AI 시대의 메모리 설계기술과 산업동향 |
2026-07-06 ~ 2026-07-10 2026-06-04 ~ 2026-06-30 |
준비중 |
| 전남대 | 대면 | CMOS를 이용한 아날로그 회로설계 및 레이아웃 |
2026-06-29 ~ 2026-07-01 2026-05-27 ~ 2026-06-23 |
신청중  |
| 경북대 | 온라인 | AI 연산가속기에 대한 이해 |
2026-06-29 ~ 2026-06-29 2026-05-29 ~ 2026-06-23 |
신청중 |
| 충북대 | 대면 & 온라인 | (대면+온라인) 디지털 VLSI설계-->온라인 수강신청은 아래 참고사항 확인 바랍니다. |
2026-06-26 ~ 2026-06-30 2026-06-02 ~ 2026-06-23 |
신청중 |
| 전남대 | 대면 & 온라인 | CMOS 집적회로 설계공정 |
2026-06-24 ~ 2026-06-25 2026-05-26 ~ 2026-06-19 |
신청중 |
| 본센터 | 대면 | [Siemens] C/C++알고리즘 디자인으로부터 Verilog RTL을 구현/생성할 수 있는 Catapult High Level Synth.. |
2026-06-22 ~ 2026-06-23 2026-05-27 ~ 2026-06-16 |
신청중 |
| 본센터 | 대면 | [Cadence] 디지털 회로의 타이밍 분석 방법 (Tempus) |
2026-06-18 ~ 2026-06-19 2026-05-25 ~ 2026-06-14 |
신청중 |
| 한양대 | 대면 | 초고주파 회로설계 |
2026-06-17 ~ 2026-06-19 2026-05-27 ~ 2026-06-14 |
신청중 |
| 본센터 | 대면 | [Synopsys] DesignCompiler 로직 합성 Tool 사용 및 활용 |
2026-06-15 ~ 2026-06-17 2026-05-21 ~ 2026-06-10 |
신청중 |
| 본센터 | 대면 | [Siemens] 디지털 회로 검증론 및 시뮬레이터 실습 (QuestaSim simulator) |
2026-06-11 ~ 2026-06-12 2026-05-18 ~ 2026-06-03 |
신청중 |
| 본센터 | 대면 | [Cadence] 저전력 설계의 이해 및 EDA 기반 검증 (Conformal low power) |
2026-05-28 ~ 2026-05-28 2026-04-27 ~ 2026-05-21 |
마감 |
| 본센터 | 대면 | [Synopsys] UPF와 PMK를 이용한 저전력(Multi-Voltage) 디지털 회로의 PnR 및 검증(Back-End) |
2026-05-19 ~ 2026-05-20 2026-04-21 ~ 2026-05-14 |
마감 |
| 본센터 | 대면 | [Synopsys] UPF와 PMK를 이용한 저전력(Multi-Voltage) 디지털 회로의 합성 및 검증(Front-End) |
2026-05-07 ~ 2026-05-08 2026-04-14 ~ 2026-04-28 |
마감 |
| 본센터 | 온라인 | [MathWorks] 알고리즘에서 하드웨어 구현까지- MATLAB 기반 HDL 설계 및 검증 원스톱 실습 (MATLAB, Viva.. |
2026-04-28 ~ 2026-04-29 2026-03-30 ~ 2026-04-22 |
마감 |
| 본센터 | 대면 | [Siemens] AFS(Analog FastSPICE)로 배우는 SPICE시뮬레이션 이해와 실습 (AFS) |
2026-04-24 ~ 2026-04-24 2026-03-30 ~ 2026-04-21 |
마감 |
| 한양대 | 대면 | 반도체 IC 활용 무선센서용 PCB 설계 |
2026-04-18 ~ 2026-04-19 2026-03-29 ~ 2026-04-14 |
마감 |
| 본센터 | 대면 | [Siemens] 반도체 IC 레이아웃 검증을 위한 Calibre rule 작성 (Calibre) |
2026-04-16 ~ 2026-04-17 2026-03-16 ~ 2026-04-13 |
마감 |
| 본센터 | 대면 | [Cadence] 디지털 프론앤드 RTL 기반 디지털 설계 합성 방법 (Genus) |
2026-04-13 ~ 2026-04-14 2026-03-16 ~ 2026-04-08 |
마감 |
| 본센터 | 대면 | [Synopsys] 반도체 Logic설계 시뮬레이션 & 효율적인 디버깅 방법론을 위한 VCS/Verdi Training (VCS / V.. |
2026-04-09 ~ 2026-04-10 2026-03-17 ~ 2026-04-06 |
마감 |
| 본센터 | 대면 | [Cadence] RF용 IC 및 PCB 디자인 설계자를 위한, Filter 및 Power Amplifier 설계 및 해석 (AWR) |
2026-04-06 ~ 2026-04-07 2026-03-09 ~ 2026-04-01 |
마감 |