강의목표
강의개요
ZYNQ 시스템과 SoC 설계에 대해 이해하고, Vivado HLS를 사용하여 고급 언어인 C/C++로 FPGA 설계하는 방법을 이해하고, 실습을 진행한다.
참고사항
1. 교육일정
- 교육주제: Xilinx ZYNQ 시스템에서 HLS를 이용한 FPGA 및 시스템 설계
- 교육일정: 2019년 8월 13일(화) ~ 8월 14일(수), 10:00 ~ 17:00
- 수강인원: 선착순 30명
2. 세부 교육 내용
- SoC 설계 개요 이해
- ZYNQ 시스템 이해
- ZYNQ를 이용한 SoC 시스템 설계 실습
- Vivado HLS 개요 이해
- HLS를 이용한 FPGA 및 시스템 설계 실습
3. 교육환경
- PC : 1인 1대
- ZYNQ FPGA 보드 : 1인 1대(또는 2인 1대)
- S/W : Xilinx Vivado v2018.3 WebPack Edition
♦ 출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다.
♦ 수강신청 기간 내에 홈페이지에서 수강 취소해야 정상 취소처리 됩니다.
♦ 1개 교육에 대해 전일 결석시, 추후 3개월간 수강신청이 자동차단됩니다. (취소는 홈페이지에서 직접 가능)
♦ 강의일정/장소가 변경된 경우 문자로 알려드리니 연락처를 정확히 기재해 주시기 바랍니다.
♦ 차량주차권이 필요한 수강생은 일주일전 미리 연락주시기 바랍니다.
강좌상세
| 일자 |
2019-08-13 |
시간 |
10:00 ~ 12:00 |
강사 |
이한성 연구원 휴인스 |
| 내용 |
- SoC 설계 개요 이해
- ZYNQ 시스템 이해
|
| 일자 |
2019-08-13 |
시간 |
13:00 ~ 17:00 |
강사 |
이한성 연구원 휴인스 |
| 내용 |
- ZYNQ를 이용한 SoC 시스템 설계 실습 |
| 일자 |
2019-08-14 |
시간 |
10:00 ~ 12:00 |
강사 |
이한성 연구원 휴인스 |
| 내용 |
- Vivado HLS 개요 이해 |
| 일자 |
2019-08-14 |
시간 |
13:00 ~ 17:00 |
강사 |
이한성 연구원 휴인스 |
| 내용 |
- HLS를 이용한 FPGA 및 시스템 설계 실습 |
강의장소
- 전남대학교 공대 7호관 222
*센터사정으로 강의실이 변경될 수 있습니다.
담당자 연락처
|
