
캠퍼스 | 본센터 | 구분 | Tool강좌 / / 초급 / 이론+실습 | 폐강 | ||||||||||||||||||||||||||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
강의제목 | RTL signoff flow using SpyGlass Lint, CDC, Power exploration – Basic training | |||||||||||||||||||||||||||||||||||||||||||||||||||
강의일자 | 2019-08-27 ~ 2019-08-28 | 신청 및 취소기간 | 2019-08-01 00:00 ~ 2019-08-22 23:59 | |||||||||||||||||||||||||||||||||||||||||||||||||
강의형태 | 대면 | 신청현황 | 6/37명 | |||||||||||||||||||||||||||||||||||||||||||||||||
수강료(일반) | 무료 | 수강료(학생) | 무료 | |||||||||||||||||||||||||||||||||||||||||||||||||
수강대상 | RTL 개발자/ FrontEnd 개발자/ SpyGlass 사용경험자 | |||||||||||||||||||||||||||||||||||||||||||||||||||
사전지식 선수과목 |
HDL language (verilog,vhdl,system-verilog) Overall of Design Implementation & Verification Flow |
|||||||||||||||||||||||||||||||||||||||||||||||||||
강의목표1.RTL signoff flow 이해 (Lint, CDC, Power) 강의개요RTL signoff를 위해Lint, CDC, Power 를 이해하고, SpyGlass를 활용하여 design 검증 및 디버깅을 한다. 참고사항♦ 출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다. 강좌상세
강의장소대전 KAIST N26동 1층 실습실 담당자 연락처
|
폐강
로그인 후 신청 가능합니다.